場內(nèi)標簽接收到讀寫器發(fā)送的信息后，在允許其通信的情況下，會根據(jù)讀寫器發(fā)送來的命令參數(shù)，選擇4種編碼方式中的一種，將要回復(fù)讀寫器的數(shù)據(jù)進行編碼，經(jīng)調(diào)制之后在空間傳輸。

讀寫器天線接收到標簽信息后，經(jīng)由定向耦合器將標簽信息送到讀寫器的射頻接收模塊，該模塊對標簽信息進行解調(diào)，并將解調(diào)后得到的數(shù)字信號送給FPGA的FM0／miller解碼模塊。解碼模塊根據(jù)數(shù)據(jù)的編碼方式選擇相應(yīng)的電路解碼，解碼后的數(shù)據(jù)返回給協(xié)議控制及命令產(chǎn)生模塊。該模塊根據(jù)上次發(fā)送的命令以及接收到的標簽信息作出判斷，產(chǎn)生下一次的操作命令數(shù)據(jù)，發(fā)給PIE編碼模塊，與該標簽進行進一步的信息交互或選擇重新讀取另外的標簽。

同時，為了準確獲取標簽信息，必須將讀寫器與PC機相連。讀寫器通過由FPGA實現(xiàn)的串口模塊與PC機相連，對讀取到的標簽信息做必要的顯示，如標簽返回的RN16、EPC、UII等。

4、FPGA實現(xiàn)電路

為了實現(xiàn)FPGA部分的功能，在Altera公司的EP1C3T100C6芯片上，利用Quartus II軟件進行設(shè)計，PIE編碼模塊設(shè)計如圖6所示。

圖6 PIE編碼模塊設(shè)計框圖

4．1編碼模塊設(shè)計
PIE編碼由pie_encode模塊實現(xiàn)。該模塊接收命令產(chǎn)生模塊并行發(fā)來的8位數(shù)據(jù)，按照協(xié)議規(guī)定及設(shè)置，先給命令數(shù)據(jù)添加特定的幀頭，并根據(jù)數(shù)據(jù)傳輸速率，對命令數(shù)據(jù)及其CRC5／16校驗位進行PIE編碼，編碼完成后輸出給射頻發(fā)射模塊調(diào)制，然后通過天線發(fā)送出去。其設(shè)計框圖如圖6所示。

PIE編碼模塊由編碼狀態(tài)機作為控制模塊。狀態(tài)機的狀態(tài)由命令幀頭和數(shù)據(jù)0和1組成，即idle、delimiter、tari、rtcal、trcal、data_ sendl、data_send0 7個狀態(tài)，其中idle是空閑狀態(tài)，接收到開始信號后跳轉(zhuǎn)到其他狀態(tài)。狀態(tài)機的流程按照命令的組成依次進行，每個狀態(tài)按照協(xié)議要求保持特定的時間，直至命令編碼完成。由于Query命令和其他命令的幀頭不同，query_cmd_flag_in信號用于指示此次發(fā)送來的數(shù)據(jù)是否為Query命令數(shù)據(jù)，如果是，則在編碼時加入TRcal命令段；否則，跳過TRcal狀態(tài)。

在接收部分數(shù)據(jù)開始發(fā)送指示信號rx_cmd_start與要發(fā)送的數(shù)據(jù)rx_cmd、rx_cmd_num保持同步，編碼模塊中的命令數(shù)據(jù)計數(shù)器和命令數(shù)據(jù)移位寄存器根據(jù)rx_cmd_start信號將8位數(shù)據(jù)并行送入各自的寄存器。

接收完成后，數(shù)據(jù)寄存器會根據(jù)計數(shù)器中的值進行相應(yīng)的移位，將無效數(shù)據(jù)移出，保證有效數(shù)據(jù)是從命令寄存器中的最高位開始。同時，每完成一位數(shù)據(jù)的編碼，計數(shù)器自減1，移位寄存器也自動左移一位，將下一個要編碼的數(shù)據(jù)放入待編碼數(shù)據(jù)寄存器中，該寄存器由此去控制狀態(tài)機的下一個流程。

發(fā)送部分主要由一個命令長度計數(shù)器組成，該計數(shù)器根據(jù)命令參數(shù)的設(shè)置以及所處的狀態(tài)進行計數(shù)，控制狀態(tài)機在某個狀態(tài)保持的時間當一位數(shù)據(jù)編碼完成，計數(shù)器清0，并開始對下一位數(shù)據(jù)計數(shù)，同時狀態(tài)機也跳轉(zhuǎn)到下一個狀態(tài)，而編碼數(shù)據(jù)則根據(jù)狀態(tài)機的狀態(tài)以及計數(shù)器的值拉高或拉低，并由鎖存器將編碼后的命令鎖存輸出。這樣就實現(xiàn)了邊編碼邊調(diào)制的目的，提升了命令發(fā)送的速率，也節(jié)省了硬件資源。

4．2解碼模塊設(shè)計
解碼部分由data_pre_process、fm_and_miller_decode、data_post_decode 3個模塊組成。data_pre_process是解碼數(shù)據(jù)預(yù)處理模塊，接收射頻模塊解調(diào)后的數(shù)據(jù)。因為射頻發(fā)射和接收使用的是同一根天線，發(fā)射的數(shù)據(jù)信息以及其他雜波信號經(jīng)常會泄露進解碼模塊。該模塊主要是去除信號中的毛刺，并對接收數(shù)據(jù)的高低電平長度進行判斷，看是否符合編碼規(guī)則，如果均在合適的范圍內(nèi)，則視為成功。同時產(chǎn)生待解碼數(shù)據(jù)的采樣信號，以及其他指示信號，以便解碼模塊的數(shù)據(jù)處理；若不符合要求則丟棄這部分數(shù)據(jù)，重新檢查分析新來的數(shù)據(jù)信息。

data_post_process是解碼數(shù)據(jù)確認及串并轉(zhuǎn)換模塊。解調(diào)后的數(shù)據(jù)經(jīng)過了解碼預(yù)處理模塊的初步判斷，只是符合了一定的編碼規(guī)則，在解碼過程中還可能會出現(xiàn)諸如幀頭出錯、結(jié)尾數(shù)據(jù)不為1等其他錯誤。該模塊通過判斷解碼模塊的error和data_success信號，確認此次解碼是否成功，若成功，將接收解碼數(shù)據(jù)，同時考慮到串行數(shù)據(jù)傳輸速度較慢，本模塊會對解碼數(shù)據(jù)進行串并轉(zhuǎn)換，然后8位并行地將解碼后的數(shù)據(jù)傳輸給其他模塊。

fm_and_miller_decode是解碼模塊。其組成框圖如圖7所示。

圖7 miller2 解碼結(jié)構(gòu)圖

該解碼模塊主要由解碼狀態(tài)機控制。狀態(tài)機的狀態(tài)由初始態(tài)、數(shù)據(jù)解碼態(tài)，以及最后的解碼成功和解碼失敗狀態(tài)組成。接收到解碼開始信號時，狀態(tài)機由初始態(tài)跳轉(zhuǎn)到數(shù)據(jù)解碼態(tài)開始解碼，在解碼過程中，如果發(fā)現(xiàn)輸入的數(shù)據(jù)違背了編碼規(guī)則或不符合命令的設(shè)置，則直接跳入失敗狀態(tài)。在該狀態(tài)下，會有一個解碼失敗信號error產(chǎn)生并輸出。如果解碼順利進行到結(jié)束，則跳轉(zhuǎn)到解碼成功狀態(tài)，會有一個解碼成功信號data_success產(chǎn)生并輸出，控制下一個模塊的工作。這樣解碼狀態(tài)機一邊接收待解碼數(shù)據(jù)，進行解碼處理，一邊將前面處理完的數(shù)據(jù)輸出給CRC5／16校驗?zāi)K，實現(xiàn)了類似于流水線的工作，節(jié)省了解碼時間。

解碼模塊接收部分通過采樣信號接收待解碼數(shù)據(jù)，這樣便只需檢測采樣信號，節(jié)省了計數(shù)器的消耗。采樣到的數(shù)據(jù)首先進行幀頭檢測，判斷使用的幀頭類型及編碼形式，若幀頭檢測正確，則實施去幀頭處理，將有效數(shù)據(jù)通過控制狀態(tài)機流程來進行解碼。而其他控制信號，即來自解碼預(yù)處理模塊的數(shù)據(jù)開始傳輸指示data_start，數(shù)據(jù)傳輸結(jié)束指示data_end，數(shù)據(jù)傳輸錯誤指示data_error則直接控制狀態(tài)機狀態(tài)的轉(zhuǎn)換。

解碼完成之后，根據(jù)前面發(fā)送命令的類型，對解碼后的數(shù)據(jù)進行CRC5／16校驗，若校驗正確，則去掉校驗位，將有效數(shù)據(jù)輸出；若錯誤，則返回給狀態(tài)機，發(fā)出解碼錯誤指示。同時，根據(jù)狀態(tài)機所處的特定狀態(tài)，在每一個解碼數(shù)據(jù)期間會輸出持續(xù)一個周期的數(shù)據(jù)采樣信號sclk，以及在數(shù)據(jù)開始解碼時便與解碼數(shù)據(jù)同步輸出的信號data_out_flag，以便后續(xù)模塊進行數(shù)據(jù)的采樣與控制。

5、軟件仿真與硬件測試

以上各模塊均使用硬件描述語言實現(xiàn)。在Quartus II9．0中全部編譯通過，滿足時序要求，編譯報告顯示本設(shè)計共消耗了679個LE資源。調(diào)用Modelsim軟件仿真驗證。使用了Quartus II軟件的Signaltap邏輯分析儀，捕捉了讀寫器實際工作時FPGA的編解碼數(shù)據(jù)。

圖8是讀寫器先后發(fā)送不同命令并與標簽交互的部分流程。圖9是讀寫器發(fā)送的Query命令的PIE編碼，所發(fā)送的命令數(shù)據(jù)是1000_00110000 0000010101，其中前4位1000為Query命令的命令碼，后面18位則為命令數(shù)據(jù)。

圖8 命令發(fā)送流程及標簽信息的返回

圖9 命令的PIE編碼

圖10是讀寫器接收到標簽返回的miller2編碼信息后的操作。為了便于觀察，將解碼后的數(shù)據(jù)也作為一路信號顯示，即decode_data。最后一路信號是串口要發(fā)送的數(shù)據(jù)。圖10中的enc_cmd_data_out信號是讀寫器接收到標簽返回來的信息后，發(fā)出的ACK命令，發(fā)送的命令數(shù)據(jù)為01_0001111010100111，其中前兩位01為ACK命令的命令碼，后面的16位數(shù)據(jù)按照協(xié)議要求為標簽返回的RN16。

圖10? 命令的miller2解碼

圖11 Signaltap的采樣信號

圖11是在讀寫器工作時利用Signaltap邏輯分析儀捕獲到的解碼后的標簽數(shù)據(jù)及采樣信號。

結(jié)語

本文介紹了在EPCC1G2協(xié)議下，利用FPGA快速處理大量數(shù)據(jù)流的優(yōu)勢，實現(xiàn)UHF RFID讀寫器中編解碼模塊的設(shè)計方案，解決了讀寫器讀取標簽速率難以提升的問題。經(jīng)過軟件仿真與實際硬件測試，讀寫器工作良好，速度、性能均得到顯著提升。