ADC需要有充足的信號采集模擬接口，才能獲得最佳性能。傳統(tǒng)的通用ADC前端包括多個差分輸入通道，數(shù)字可編程增益，以及跟蹤與保持功能。本設(shè)計實例給出了一個完整的高性能、低元件數(shù)的全新ADC前端，實現(xiàn)了整套的標(biāo)準(zhǔn)功能（圖1）。不過，它還帶有飛跨電容差分輸入概念，以及早先一個設(shè)計實例所描述的發(fā)散指數(shù)負(fù)時間常數(shù)（參考文獻(xiàn)1）。本設(shè)計實例為該電路增加了多工輸入以及一個通用的跟蹤保持功能。

圖1：這款高性能、低元件數(shù)的ADC前端實現(xiàn)了標(biāo)準(zhǔn)功能組。

多路器地址與保持模式狀態(tài)位控制著信號的采集與整形。當(dāng)保持態(tài)為零，多路器地址等于所選的輸入通道時，飛跨電容C1連接到正、負(fù)差分輸入端，用于輸入電壓的采集。保持態(tài)轉(zhuǎn)換為1時將C1與輸入端隔離。于是多路器地址為0，保持態(tài)返回0，開始對輸入電壓作負(fù)時間常數(shù)的指數(shù)放大。從這一點，直到再次保持，并且連接的ADC作采樣，以及轉(zhuǎn)換輸出電壓的點，輸入電壓和輸出電壓都是時間的發(fā)散指數(shù)函數(shù)，增益等于2（1+t/10μs）。

圖2：只有放大期間時序的分辨率限制著增益設(shè)定的精度。

這個新電路建立在較早設(shè)計的基礎(chǔ)上，擁有多臺儀器差分輸入所需要的特性。另外，電阻匹配問題和運放的CMR（共模抑制）都不會限制電路的 CMR。雜散電容是對CMR的一個影響因素，但可以通過電路的精心布局，盡可能減少這一電容。電路亦有軌至軌的輸入，以及幾乎無限制的可編程增益。此外，增益設(shè)置的分辨率只受放大期間的時序分辨率影響（圖2和圖3）。此電路亦有±10V的輸出幅度，比單片數(shù)字可編程增益儀表放大器要高出一至三倍。

圖3：這個輸入、輸出電壓增益圖給出了跟蹤/放大邏輯轉(zhuǎn)換的持續(xù)時間。

所選運放的固有噪聲與直流精度、指數(shù)時序生成的精度與可重復(fù)性、ADC采樣分辨率，以及RC時間常數(shù)的穩(wěn)定性等，都是信號處理性能和放大器精度的主要限制因素，如其增益設(shè)定精度、直流誤差、噪聲以及抖動等。在電路中，1 ns的放大期間時序誤差或抖動就相當(dāng)于0.007%的增益設(shè)定誤差。

責(zé)任編輯：gt