封裝行業(yè)正在努力將小芯片(chiplet)的采用范圍擴(kuò)大到幾個(gè)芯片供應(yīng)商之外，為下一代 3D 芯片設(shè)計(jì)和封裝奠定基礎(chǔ)。

新的小芯片標(biāo)準(zhǔn)和用于確定給定基于小芯片的設(shè)計(jì)可行性的成本分析工具是兩個(gè)新的重要部分。與其他努力一起，他們目標(biāo)是推動(dòng)小芯片模型向前發(fā)展，盡管該技術(shù)仍存在挑戰(zhàn)和差距。

使用這種方法，封裝公司可以在庫中擁有具有不同功能和工藝節(jié)點(diǎn)的模塊化芯片或小芯片“菜單”。然后，芯片客戶可以選擇這些小芯片中的任何一個(gè)，并將它們組裝在一個(gè)先進(jìn)的封裝中，從而產(chǎn)生一種新的、復(fù)雜的芯片設(shè)計(jì)，作為片上系統(tǒng) (SoC) 的替代品。

小芯片模型已被英特爾、AMD 和 Marvell 等公司證明有效，這些公司設(shè)計(jì)自己的小芯片和互連?，F(xiàn)在，該行業(yè)的其他公司正在探索小芯片，主要是因?yàn)閿U(kuò)展對(duì)許多人來說變得過于困難和昂貴，而且遷移到新節(jié)點(diǎn)的功率和性能優(yōu)勢(shì)正在縮小。高級(jí)封裝提供了一種在不同技術(shù)節(jié)點(diǎn)上組合芯片的經(jīng)濟(jì)高效的方式，而小芯片則提供了增加互連 RC 延遲的解決方案。它們還承諾更快地開發(fā)復(fù)雜芯片，并且可以針對(duì)特定市場(chǎng)和應(yīng)用進(jìn)行定制。

傳統(tǒng)上，為了開發(fā)復(fù)雜的 IC 產(chǎn)品，供應(yīng)商設(shè)計(jì)了一種將所有功能集成在同一芯片上的芯片。在隨后的每一代中，每個(gè)芯片的功能數(shù)量都急劇增加。在最新的 7nm 和 5nm 節(jié)點(diǎn)上，成本和復(fù)雜性飆升。(節(jié)點(diǎn)是指特定的過程及其設(shè)計(jì)規(guī)則。)

“設(shè)計(jì)新硅節(jié)點(diǎn)的成本正在上升，”谷歌高級(jí)技術(shù)開發(fā)工程師 Mudasir Ahmad 在最近的一次演講中說?！爸皇菫榱私o你一個(gè)規(guī)模，現(xiàn)在做 5nm 芯片的成本與做 10nm 和 7nm 芯片的成本加起來差不多或差不多。它非常昂貴?！?/p>

雖然傳統(tǒng)方法仍然是新設(shè)計(jì)的一種選擇，但小芯片為客戶提供了另一種解決方案。但與任何新技術(shù)一樣，chiplet 集成并不簡(jiǎn)單。目前，基于小芯片的設(shè)計(jì)專門用于高端產(chǎn)品，而不是日常設(shè)計(jì)。即便如此，構(gòu)建基于小芯片的模型也需要幾個(gè)部分。只有少數(shù)大公司擁有所需的內(nèi)部專業(yè)知識(shí)和能力，其中大部分是專有的。

這將基于小芯片的方法的采用限制在少數(shù)人身上。但現(xiàn)在，行業(yè)正在努力使基于小芯片的設(shè)計(jì)更易于訪問。這些努力包括：

ASE、AMD、Arm、谷歌、英特爾、Meta、微軟、高通、三星和臺(tái)積電組成了一個(gè)新的小芯片聯(lián)盟。該小組發(fā)布了一種新的開放式裸片到裸片互連規(guī)范，使小芯片能夠在封裝中相互通信。

開放域特定架構(gòu) (ODSA) 子項(xiàng)目正在對(duì)類似技術(shù)進(jìn)行最后的潤(rùn)色。ODSA 還剛剛發(fā)布了一個(gè)新的成本分析工具，它有助于確定給定的基于小芯片的設(shè)計(jì)是否可行。

幾家封裝公司正在開發(fā)制造技術(shù)，以將基于小芯片的設(shè)計(jì)投入生產(chǎn)。

小芯片具有挑戰(zhàn)性

通常，要開發(fā)基于小芯片的設(shè)計(jì)，第一步是定義產(chǎn)品。然后，提出的基于小芯片的設(shè)計(jì)需要幾個(gè)部分，例如產(chǎn)品架構(gòu)、已知良好的芯片 (KGD) 和芯片到芯片的互連。它還需要完善的制造策略。

KGD 是設(shè)計(jì)中使用的裸片或小芯片。芯片到芯片互連允許小芯片在設(shè)計(jì)中相互通信。通過開發(fā)或采購這些部件，芯片客戶可以開發(fā)基于小芯片的設(shè)計(jì)，至少在紙面上是這樣。

但最大的問題是該設(shè)計(jì)是否可行或具有成本效益。這可能是一個(gè)主要的絆腳石，阻止了對(duì)風(fēng)險(xiǎn)不利的芯片客戶考慮小芯片。

為了幫助這里的客戶，ODSA 發(fā)布了一個(gè)成本分析軟件工具，其中包括開發(fā)基于小芯片的設(shè)計(jì)所涉及的所有可能組件和成本的電子表格。

“沒有通用規(guī)則說你應(yīng)該總是做小芯片，或者你不應(yīng)該做。這一切都取決于特定的應(yīng)用程序，”谷歌的Mudasir Ahmad說?！拔覀冃枰粋€(gè)可用于每個(gè)應(yīng)用程序的模型來提供反饋。[使用電子表格，芯片客戶](With the spreadsheet, chip customer)可以使用通用框架將數(shù)據(jù)輸入其中。然后他們可以嘗試了解為特定應(yīng)用程序制作小芯片是否有意義。”

成本不是唯一的因素。工程師還必須考慮小芯片的挑戰(zhàn)。根據(jù)Ahmad的說法，以下是其中一些挑戰(zhàn)：

報(bào)廢成本：如果一個(gè)小芯片在一個(gè)或多個(gè)最終設(shè)計(jì)中失敗，則設(shè)備可能會(huì)報(bào)廢。這增加了廢品成本。

測(cè)試：為了最大限度地減少廢品損失，設(shè)計(jì)需要更多的測(cè)試覆蓋率。

良率：封裝復(fù)雜性可能會(huì)影響整體良率。

性能：將信號(hào)從一個(gè)芯片移動(dòng)到另一個(gè)芯片可能會(huì)降低產(chǎn)品的性能。

商業(yè)模式是另一個(gè)挑戰(zhàn)?！叭绻胁煌墓?yīng)商提供不同的零件，并且您將它們?nèi)糠旁谝粋€(gè)封裝中，那么誰負(fù)責(zé)什么?誰承擔(dān)失敗的責(zé)任?” Ahmad問道。

架構(gòu)、KGD、互連

成本和技術(shù)挑戰(zhàn)只是小芯片等式的一部分?？蛻暨€必須定義產(chǎn)品并為設(shè)計(jì)選擇架構(gòu)。

這里有很多選擇?？蛻艨梢詫⑿酒傻浆F(xiàn)有的高級(jí)封裝或新架構(gòu)中。

扇出是一種選擇。在扇出封裝的一個(gè)示例中，DRAM裸片堆疊在封裝中的邏輯芯片上。

在高端系統(tǒng)中使用，2.5D是另一種選擇。在 2.5D 中，裸片堆疊在中介層上，或并排連接。中介層包含硅通孔(TSV)，它提供了從die到電路板的電氣連接。在一個(gè)示例中，ASIC 和高帶寬存儲(chǔ)器(HBM) 并排放置在中介層上。HBM 是 DRAM 內(nèi)存堆棧。

另一種選擇是將小芯片合并到新的 3D 架構(gòu)中。例如，英特爾正在開發(fā)一種 GPU 架構(gòu)，代號(hào)為 Ponte Vecchio。該器件在一個(gè)封裝中集成了 5 個(gè)不同工藝節(jié)點(diǎn)的 47 個(gè)tiles或小芯片。

圖 1：高性能計(jì)算封裝的不同選項(xiàng)，基于中介層的 2.5D 與基板上扇出芯片 (FOCoS)。資料來源：ASE

圖 2：2.5D 封裝、高密度扇出 (HDFO)、帶橋接封裝和小芯片的更多示例。資料來源：安靠

任何基于小芯片的架構(gòu)都需要已知良好的裸片，即滿足給定規(guī)格的裸片。如果沒有 KGD，封裝可能會(huì)出現(xiàn)低良率或在現(xiàn)場(chǎng)失敗。

“我們收到裸片，然后將它們放入封裝中，以提供具有功能的產(chǎn)品，” ASE工程和技術(shù)營銷總監(jiān)Lihong Cao在最近的一次活動(dòng)中說?！瓣P(guān)于 KGD，我們希望通過良好的功能對(duì)其進(jìn)行全面測(cè)試。我們希望它是 100%?！?/p>

這不是唯一的挑戰(zhàn)。在一個(gè)封裝中，一些die是堆疊的，而另一些則位于其他地方。因此，您需要一種使用裸片到裸片互連將一個(gè)裸片連接到另一個(gè)裸片的方法。

今天的小芯片設(shè)計(jì)使用專有互連連接芯片，這限制了該技術(shù)的采用。“小芯片成為新 IP 的最大障礙是標(biāo)準(zhǔn)化，” QP Technologies的母公司 Promex 總裁兼首席執(zhí)行官 Richard Otte 說。“必須在小芯片之間建立標(biāo)準(zhǔn)/通用通信接口，才能在多個(gè)封裝供應(yīng)商之間實(shí)現(xiàn)這一點(diǎn)?！?/p>

好消息是，有幾個(gè)組織正在為小芯片開發(fā)開放的裸片到裸片互連標(biāo)準(zhǔn)。目前有幾種相互競(jìng)爭(zhēng)的技術(shù)，尚不清楚哪種技術(shù)會(huì)勝出或如何將它們結(jié)合起來。

ODSA 正在準(zhǔn)備一種名為 Bunch of Wires (BoW) 的芯片到芯片互連技術(shù)。其他 die-to-die 技術(shù)包括高級(jí)接口總線 (AIB)、CEI-112G-XSR 和 OpenHBI。

在最新的努力中，由英特爾、三星、臺(tái)積電和其他公司支持的新小芯片聯(lián)盟發(fā)布了 UCIe，這是一個(gè)涵蓋芯片到芯片 I/O 物理層、芯片到芯片協(xié)議和軟件堆棧的規(guī)范。

上述所有規(guī)范都定義了封裝內(nèi)小芯片之間的標(biāo)準(zhǔn)互連，但它們都是不同的?！癠CIe 和 BoW 都是開放規(guī)范，定義了封裝內(nèi)小芯片之間的互連，并支持開放的小芯片生態(tài)系統(tǒng)。但它們與如何定義層和優(yōu)化應(yīng)用程序不同，”ASE 的曹說。

事實(shí)證明，沒有一種互連技術(shù)可以滿足所有需求。工程師將選擇滿足給定應(yīng)用程序要求的選項(xiàng)?！案鞣N標(biāo)準(zhǔn)之間存在重疊子集的區(qū)域，” JCET首席技術(shù)官 Choon Lee 說?！耙虼耍瑘?jiān)持一個(gè)標(biāo)準(zhǔn)可能沒有重要意義。通常，小芯片的功能塊由設(shè)備制造商定義。他們知道如何優(yōu)化小芯片之間的互連?！?/p>

Chiplet 堆疊/綁定選項(xiàng)

一旦定義了chiplet 架構(gòu)、KGD 和互連，下一步就是確定將產(chǎn)品投入生產(chǎn)是否有意義。

和以前一樣，可以在代工廠、內(nèi)存制造商或 OSAT 制造和組裝封裝或類似小芯片的設(shè)計(jì)。一些(但不是全部)代工廠和內(nèi)存制造商擁有自己的內(nèi)部封裝組裝業(yè)務(wù)。

每個(gè)供應(yīng)商都有不同的能力。每個(gè)人都在開發(fā)一種或多種不同的方法來將不同的小芯片組裝、堆疊和粘合在一起。先進(jìn)的鍵合技術(shù)包括熱壓、激光輔助和銅混合鍵合。

熱壓鍵合 (TCB) 和激光輔助鍵合 (LAB) 都使用帶有銅微凸塊的傳統(tǒng)倒裝芯片工藝。在這個(gè)過程中，銅凸點(diǎn)形成在芯片上，然后使用倒裝芯片鍵合器、LAB 或 TCB 將器件鍵合到另一個(gè)結(jié)構(gòu)。相比之下，銅混合鍵合使用銅互連而不是傳統(tǒng)的凸塊來堆疊和連接die。

傳統(tǒng)的倒裝芯片工藝用于制造多種封裝類型。一種稱為球柵陣列 (BGA) 的類型用于多種芯片應(yīng)用。

為了制造 BGA 封裝，該過程首先在晶圓廠的晶圓上制造芯片。然后，在晶圓的一側(cè)形成基于焊料材料的微小銅凸點(diǎn)。凸塊由帶有薄鎳擴(kuò)散屏障的銅柱和錫銀焊帽組成。

銅凸塊將一個(gè)die連接到另一個(gè)die或封裝中的基板。這些凸塊在不同結(jié)構(gòu)之間提供了小而快速的電連接。制作銅凸點(diǎn)是眾所周知的工藝。

圖 3：Microbump 工藝流程。資料來源：John Lau，Unimicron

一旦在硅片上制造了凸塊，芯片就會(huì)被切割。然后，該設(shè)備經(jīng)過傳統(tǒng)的倒裝芯片工藝。

首先，將裸片放置在倒裝芯片鍵合機(jī)中。通常，倒裝芯片鍵合機(jī)用于以 300μm 至 50μm 的凸塊間距堆疊和鍵合裸片。今天的凸塊間距延伸到 40μm 及以下。(間距是指裸片上相鄰?fù)箟K之間的空間。)

“許多倒裝芯片器件不需要細(xì)間距，”Kulicke & Soffa (K&S) 的首席技術(shù)官 Bob Chylak 說?！暗寡b芯片鍵合機(jī)取出芯片，將焊球浸入助焊劑中，然后將它們放置在 PCB 上。”

這個(gè)過程重復(fù)幾次。最終，幾個(gè)裸片被放置在 PCB 上，有時(shí)稱為裸片基板。然后，它經(jīng)歷一個(gè)大規(guī)?；亓鬟^程?！癙CB 通過回流爐，回流爐熔化焊料，然后將其固化，”Chylak 說。

在回流工藝之后，PCB 上的die會(huì)進(jìn)行清潔步驟。然后，系統(tǒng)會(huì)在 PCB 上的每個(gè)凸塊die上注入模塑料。國立中山大學(xué)研究員 Wan-Chun Chuang 在一篇論文中說：“[這密封]了所有組件，保護(hù)

了設(shè)備內(nèi)部的芯片和凸塊?！?/p>

然后，將較大的 C4 焊球植入基礎(chǔ) PCB 基板下方。最后，將 PCB 上的管芯切塊，創(chuàng)建單獨(dú)的 BGA 封裝，每個(gè)單元內(nèi)部都有管芯。

該行業(yè)需要一種不同的解決方案來使用最先進(jìn)的銅微凸塊，包括 40μm 或更緊密的間距。但在這些間距上使用傳統(tǒng)的倒裝芯片鍵合機(jī)具有挑戰(zhàn)性。對(duì)于更細(xì)的間距，一些封裝公司將 TCB 用于 40μm 至 10μm 凸塊間距的芯片堆疊和鍵合應(yīng)用。

通常，TCB 用于 2.5D/3D 封裝的芯片堆疊和鍵合。

圖 4：2.5D/3D 系統(tǒng)架構(gòu)。銅微凸塊連接中介層和基礎(chǔ)管芯。資料來源：拉姆布斯

在 TCB 工藝中，使用傳統(tǒng)的凸塊工藝在die上形成微小的銅凸塊。但是，在這種情況下，凸點(diǎn)更小，間距更小。然后，封裝公司不再使用傳統(tǒng)的倒裝芯片鍵合機(jī)，而是使用 TCB 工具。

“不是加熱整個(gè)電路板和上面的所有芯片，而是熱壓鍵合機(jī)抓住芯片，像普通倒裝芯片一樣將其浸入助焊劑中，然后將其放置在 PCB 上，”K&S 的 Chylak 說。“鍵合頭中有一個(gè)加熱器。這加熱到超過將芯片固定到位的焊料的熔點(diǎn)。然后它冷卻下來，使焊料凝固。”

同時(shí)，鮮為人知的選項(xiàng) LAB 也是可行的。在 LAB 工藝中，使用傳統(tǒng)的凸塊工藝在管芯上形成微小的銅凸塊。

然后，將凸塊裸片和基板放置在 LAB 工具中。該系統(tǒng)使用激光產(chǎn)生的熱量將管芯對(duì)齊并粘合到基板上。

“(實(shí)驗(yàn)室設(shè)備)具有紅外激光源(980nm 波長(zhǎng))和光學(xué)系統(tǒng)(均質(zhì)器)，可產(chǎn)生尖銳且均勻的激光束，能夠以極高的升溫速度選擇性地加熱目標(biāo)區(qū)域。JCET 高級(jí)研發(fā)工程師 Wagno Alves Braganca 在一篇論文中表示：. 其他人也為這項(xiàng)工作做出了貢獻(xiàn)。

在 LAB 系統(tǒng)中，鍵合過程在不到一秒的時(shí)間內(nèi)發(fā)生，熱應(yīng)力低。LAB 比 TCB 快，但它需要來自特定供應(yīng)商的專用設(shè)備。

Amkor 和 JCET 正在開發(fā) LAB。該技術(shù)自 2019 年左右開始投入生產(chǎn)。“LAB 一直在生產(chǎn)高性能計(jì)算應(yīng)用，在這些應(yīng)用中，由于翹曲或殘余應(yīng)力導(dǎo)致的非濕凸塊或開裂可能至關(guān)重要，” JCET的 Lee 說。

OSAT 希望將 LAB 推至 10μm 間距左右?！拔覀円呀?jīng)使用銅無鉛凸塊和我們的激光輔助鍵合方法演示了低至 10μm 的間距。我們的產(chǎn)品符合 20μm 間距領(lǐng)域的要求。這些都是晶圓上芯片，而且大多是特種傳感器，” Amkor高級(jí)封裝開發(fā)和集成副總裁 Michael Kelly 說。

混合鍵合

TCB 和 LAB 都延伸到 10μm 凸點(diǎn)間距。除此之外，該行業(yè)還需要一種新的解決方案，即銅混合鍵合。在這里，想法是使用細(xì)間距銅連接直接堆疊和連接die，而不是傳統(tǒng)的微凸塊。

銅混合鍵合并不新鮮。2005 年，Ziptronix 推出了一種稱為低溫直接鍵合互連 (DBI) 的技術(shù)，被認(rèn)為是銅混合鍵合的第一個(gè)版本。(2015年，Tessera收購了Ziptronix。2017年，Tessera更名為Xperi。)

2015 年，索尼獲得了 DBI 許可，并在其 CMOS 圖像傳感器生產(chǎn)線上實(shí)施了該技術(shù)。其他圖像傳感器供應(yīng)商也獲得了 DBI 許可。

對(duì)于 CMOS 圖像傳感器，供應(yīng)商遵循晶圓間混合鍵合工藝流程。首先，在一個(gè)晶圓廠中處理兩個(gè)不同的晶圓。第一個(gè)晶圓由大量處理器裸片組成。第二個(gè)晶圓由大量像素陣列管芯組成。

目標(biāo)是將每個(gè)像素陣列die堆疊在每個(gè)處理器管芯之上。為此，將兩個(gè)硅片插入硅片鍵合機(jī)中。鍵合機(jī)對(duì)齊每個(gè)芯片并使用兩步鍵合工藝將它們連接起來。首先它形成電介質(zhì)-電介質(zhì)鍵，然后是金屬-金屬連接。最后，晶圓上的die被切割和封裝，形成圖像傳感器。

使用 Xperi 的 DBI 工藝，索尼和 OmniVision 正在生產(chǎn)分別采用 3.1μm 和 3.9μm 間距的 CMOS 圖像傳感器。

現(xiàn)在，業(yè)界正在開發(fā)用于 3D 芯片和封裝應(yīng)用的銅混合鍵合。AMD、Graphcore 和 YMTC 已經(jīng)發(fā)布了來自不同供應(yīng)商的使用混合鍵合的產(chǎn)品。其他人在研發(fā)。

在封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在die-to-wafer中，兩個(gè)帶有芯片的晶圓在晶圓廠中進(jìn)行加工。然后，第一晶片上的芯片被切割并使用混合鍵合鍵合到第二晶片。

圖 5：Xperi 的芯片到晶圓混合鍵合流程。資料來源：Xperi

芯片到晶圓為封裝客戶提供了更多選擇，但這是一個(gè)具有挑戰(zhàn)性的過程?！癈MOS 圖像傳感器是通過晶圓對(duì)晶圓混合鍵合形成的，其中鍵合芯片的占位面積相似，并且兩個(gè)晶圓都具有足夠高的良率以及成熟的硅供應(yīng)鏈和工藝，”Xperi產(chǎn)品營銷副總裁Abul Nuruzzaman 說，?！霸?2.5D 或 3D 高級(jí)封裝中，有時(shí)需要芯片到晶圓的鍵合技術(shù)。它還需要 KGD、不同的裸片尺寸以及來自不同技術(shù)節(jié)點(diǎn)或晶圓尺寸的裸片。切割、芯片處理和組裝必須與混合鍵合工藝兼容，這對(duì)行業(yè)來說相對(duì)較新。”

除了 Xperi，Imec、英特爾、Leti、美光、三星和臺(tái)積電也在開發(fā)銅混合鍵合工藝。

所有銅混合鍵合工藝都是相似的。首先，所需的芯片設(shè)計(jì)在晶圓廠的兩個(gè)晶圓上進(jìn)行處理。然后，每個(gè)晶圓在晶圓廠中都經(jīng)過一次大馬士革工藝。為此，將介電材料沉積在晶片的一側(cè)。在材料上，為晶圓上的每個(gè)裸片圖案化和蝕刻微小的通孔。

然后將銅材料沉積在硅片上。然后，化學(xué)機(jī)械拋光 (CMP) 工具拋光表面。剩下的是每個(gè)芯片的微小通孔中的銅金屬化材料。暴露的銅通孔代表焊盤。

硅片的表面必須是原始的，沒有缺陷。因此，在 CMP 之后，使用計(jì)量工具檢查表面拓?fù)浣Y(jié)構(gòu)是否存在缺陷。然后，將芯片切割在一個(gè)硅片上。使用晶圓鍵合機(jī)，將die堆疊并鍵合到第二個(gè)晶圓上。然后切割最終的鍵合芯片。

這是一個(gè)具有挑戰(zhàn)性的過程。在流動(dòng)過程中，不需要的顆粒和缺陷可能會(huì)出現(xiàn)在模具上。顆粒會(huì)導(dǎo)致焊盤出現(xiàn)空洞。即使一個(gè) 100nm 的粒子落在焊盤上，也可能導(dǎo)致數(shù)百個(gè)連接失敗。

結(jié)論

迄今為止，只有少數(shù)供應(yīng)商開發(fā)和制造了基于小芯片的設(shè)計(jì)。為了更廣泛地采用該技術(shù)，幾個(gè)關(guān)鍵部分正在到位。

鑒于在先進(jìn)節(jié)點(diǎn)開發(fā)芯片的成本不斷上升，業(yè)界比以往任何時(shí)候都更需要小芯片模型。

審核編輯：湯梓紅

?