作者：白山頭 特在此鳴謝！

本文為《electronic design automation for ic implementation circuit design and process technology》中相關部分的閱讀感想以及個人理解。

　　隨著工藝的發(fā)展，net delay占比顯著增加，cell delay占比減少。在現代芯片設計流程中，各個階段對于后續(xù)階段的delay值的估算越來越失準。而這些因此，促使EDA進入到所謂的融合時代（the age of integration）。

　　現代芯片設計流程

　　現代芯片設計流程，可以劃分為，spec定義，架構定義，功能設計（RTL），邏輯設計（logic design）， 電路設計（circuit design）最終產生GDSII。

　　其中屬于EDA涵蓋范圍主要是從RTL開始，直至最終的GDS的產生。

　　當前設計流程的問題

　　簡言之，對流程中下一階段的預測越來越失準，是當前EDA進行改革的主要驅動。

　　而EDA的算法，往往要基于對下一階段準確估算。

　　例如，在綜合階段，對于時序路徑的延時的估算可能與后端的差別越來越大。對于占比越來越大的net delay無法進行準確估算。

　　即使在place階段，也需要對于繞線后的時序及congestion情況進行準確的評估。

　　EDA發(fā)展階段劃分

　　書中將EDA發(fā)展分為三個階段。

　　The Age of Invention，the Age of implementation， the Age of integration。

　　The Age of Invention

　　在這個階段，對于routing， placement， timing analysis， sythesis等功能的基本算法被發(fā)明出來。這些算法基本源于package以及PCB設計。

　　在這個時代，僅需將少量的分立器件進行place。繞線層也非常有限，因此算法比較容易進行優(yōu)化。

　　The Age of implementation

　　隨著IC的發(fā)展，設計規(guī)模迅速增加。芯片的實現越來越依賴于設計的自動化。

　　在該階段的一個重要標志就是標準單元的發(fā)明。

　　自動布局布線算法，綜合算法的大規(guī)模應用，都是建立在標準單元的概念基礎之上。

　　門陣列的發(fā)明，可以理解為更高層級的標準化。

　　邏輯綜合的發(fā)明，架起了從語言描述（RTL）到標準單元之間的橋梁。

　　在這個階段，各個設計步驟相互獨立，然后串行相連。

　　該階段的特點在于標準化，抽象化。該階段的大量優(yōu)秀算法都基于此。

　　The Age of Integration （融合時代）

　　既然預測不準，那何不直接把后面階段的算法提前。

　　而這就是融合時代的特點，算法的融合。

　　融合的第一步就是綜合與STA的結合，可以說，融合的進程其實開始的非常早了。

　　隨后是placement-driven synthesis。

　　placement算法融合到綜合環(huán)境以及STA環(huán)境中。

　　在融合時代，大部分的進步不是算法本身的進步，而是算法之間如何更好的相互配合。

　　在age of implementation的算法仍然適用，但是這些算法在EDA的使用方式發(fā)生了很大變化。

　　例如，綜合階段的邏輯重構，引入到placement階段后以解決congestion問題。

　　我們現在仍然處于EDA的融合時代，你將看到更多的算法出現在它之前不曾出現的地方。

　　作者：白山頭 在此特別鳴謝！