雖然摩爾定律走到極限已成行業(yè)共識，但是在現(xiàn)代科技領(lǐng)域中，先進(jìn)制程芯片的設(shè)計(jì)仍是實(shí)現(xiàn)高性能、低功耗和高可靠性的關(guān)鍵。芯片行業(yè)從業(yè)者正在致力于研發(fā)更先進(jìn)的芯片，一方面是在工藝制程不斷推進(jìn)，向3nm、2nm甚至是1nm進(jìn)擊；另一方面是采用新的架構(gòu)，如Chiplet、2.5D/3D封裝，將多芯片系統(tǒng)集成在一起。

無論是單片SoC還是多芯片系統(tǒng)，目前芯片的復(fù)雜度和挑戰(zhàn)已經(jīng)來到一個(gè)制高點(diǎn)。為了在日益競爭激烈的市場中脫穎而出，芯片設(shè)計(jì)者必須克服眾多挑戰(zhàn)，并采用先進(jìn)的技術(shù)和工具來保證設(shè)計(jì)的最終實(shí)現(xiàn)。

工藝、電壓、溫度，先進(jìn)制程芯片的“三大攔路虎”

當(dāng)代芯片設(shè)計(jì)和制造正朝著大尺寸、高功耗、2.5D/3D封裝、復(fù)雜互聯(lián)、FinFET/GAA技術(shù)等方向發(fā)展。與此同時(shí)，為了滿足市場需求和技術(shù)要求，還需要在設(shè)計(jì)過程中最大化處理性能利用率、優(yōu)化功耗效率并提升芯片的可靠性。這些發(fā)展趨勢給芯片設(shè)計(jì)和制造帶來了一系列挑戰(zhàn)。其中，工藝（process）、電壓（voltage）和溫度（temperature）（簡稱為PVT）正成為先進(jìn)制程芯片設(shè)計(jì)中的“三大攔路虎”。

工藝：在先進(jìn)制程芯片的演變過程中，隨著晶體管密度的增加，新興的FinFET和GAA（Gate-All-Around）技術(shù)在性能方面帶來了巨大的潛力，但也需要應(yīng)對工藝變異和制造復(fù)雜性等方面的挑戰(zhàn)。再加上像Chiplet這種新型封裝方式將不同工藝的芯片組合在一起，這可能導(dǎo)致性能和可靠性方面的不確定性。

溫度：今天復(fù)雜的處理器芯片已經(jīng)包含有1000多億個(gè)晶體管，芯片上的晶體管數(shù)量還在增加，芯片的尺寸在不斷變大。如此多晶體管的散熱問題正成為困擾目前芯片從業(yè)者的一大難題，事實(shí)上，異構(gòu)芯片中的邏輯芯片、存儲器、功率器件以及電感器之間的熱串?dāng)_也帶來了前所未有的設(shè)計(jì)挑戰(zhàn)。

2.5D/3D封裝是現(xiàn)代先進(jìn)芯片的主流封裝方式之一，但這些先進(jìn)封裝技術(shù)在散熱方面帶來了巨大的挑戰(zhàn)。在這些新型封裝中，芯片在運(yùn)行過程中可能會出現(xiàn)多個(gè)熱點(diǎn)，即局部溫度較高的區(qū)域，這可能導(dǎo)致散熱不良和性能下降。

電壓下降（IR）：目前的芯片尺寸越來越小，但其中集成的晶體管數(shù)量卻在不斷增加，當(dāng)芯片在高負(fù)載情況下運(yùn)行時(shí)，電流流過如此多的晶體管會產(chǎn)生一定的電阻，從而引起電壓下降問題，電壓下降會造成一系列不良影響，包括信號完整性降低、時(shí)序噪聲增加、功耗增加、性能下降等。隨著芯片規(guī)模和復(fù)雜度的增加，電流的大小和波動性也會增加，從而導(dǎo)致電壓下降問題更加顯著。

此外，芯片在設(shè)計(jì)過程中還可能會因?yàn)橛脩粜枨?、?yīng)用程序要求等原因發(fā)生變化，面臨難以預(yù)測的工作負(fù)載的挑戰(zhàn)。功率不確定性也是一大挑戰(zhàn)，芯片的功率消耗也可能會出現(xiàn)波動，過高或過低的功率都會影響芯片的正常運(yùn)行和性能。

PVT監(jiān)控器：先進(jìn)制程芯片成功的關(guān)鍵

面對上述眾多挑戰(zhàn)，芯片設(shè)計(jì)工程師的任務(wù)變得異常艱巨。芯片制造商已經(jīng)不能再忽視芯片內(nèi)部發(fā)生的情況，而且還需全面了解芯片在生命周期各個(gè)階段的“一舉一動”。為了確保芯片的高性能和高可靠性，需要對工藝、電壓和溫度（PVT）等參數(shù)進(jìn)行監(jiān)測和控制，一款良好的PVT監(jiān)控器（monitor）將是解決這些問題的關(guān)鍵。

采用PVT監(jiān)控器，就像是在芯片設(shè)計(jì)虛擬運(yùn)行的過程中配備了“眼睛和耳朵”，PVT監(jiān)控器能夠?qū)崟r(shí)感知和記錄芯片的工藝、電壓和溫度狀態(tài)。通過監(jiān)測這些參數(shù)，工程師能夠及時(shí)調(diào)整芯片的工作模式和參數(shù)，以確保芯片的正常運(yùn)行。

因此，PVT監(jiān)控器已經(jīng)成為實(shí)現(xiàn)先進(jìn)節(jié)點(diǎn)半導(dǎo)體器件可靠運(yùn)行和最佳性能的關(guān)鍵所在。

新思科技PVT監(jiān)控IP成功通過臺積電認(rèn)證

作為全球領(lǐng)先的EDA廠商之一，新思科技一直致力于為芯片的全生命周期進(jìn)行全方位的保駕護(hù)航。新思科技有著強(qiáng)大的硅生命周期管理(SLM)解決方案，而PVT監(jiān)控IP也是SLM系列的一部分。這一解決方案建立在豐富的片內(nèi)可觀察性、分析和集成自動化的基礎(chǔ)之上。它通過收集有意義的數(shù)據(jù)，在設(shè)備生命周期的每個(gè)階段提供持續(xù)的分析和可操作的反饋，從而改善芯片健康和操作指標(biāo)。

新思科技用于先進(jìn)節(jié)點(diǎn)工藝技術(shù)的

模塊化SLM PVT IP/監(jiān)控 IP

值得一提的是，新思科技已在臺積電的N5和N3E制程上成功完成了PVT監(jiān)控IP測試芯片的流片，這是一個(gè)關(guān)鍵的里程碑：一方面，對于新思科技而言，IP對工藝和制造技術(shù)非常敏感，因此實(shí)現(xiàn)經(jīng)過驗(yàn)證的芯片性能是贏得芯片制造商信任的很關(guān)鍵一步。

另一方面，經(jīng)過驗(yàn)證的IP可以大幅節(jié)省設(shè)計(jì)周期和成本，當(dāng)下芯片廠商之間的競賽比以往任何時(shí)候都要激烈，新思科技經(jīng)過硅驗(yàn)證的PVT監(jiān)控IP將對準(zhǔn)備采用臺積電N5和N3E先進(jìn)制程工藝的客戶受益。

新思科技的片內(nèi)PVT子系統(tǒng)解決方案由多個(gè)片內(nèi)監(jiān)控器組成，這些監(jiān)控器可分別用于工藝檢測、電壓監(jiān)控和溫度傳感，具體工作原理如下：

工藝檢測器可幫助評估和監(jiān)控die與die之間以及大芯片之間的速度。所收集的數(shù)據(jù)可幫助深入了解硅片老化情況，并用于電壓/時(shí)序分析、動態(tài)電壓和頻率縮放優(yōu)化以及速度分檔。

電壓監(jiān)控器可測量多個(gè)域的電源電壓和靜態(tài)壓降，以驗(yàn)證和優(yōu)化器件的配電網(wǎng)絡(luò)，特別是在承受任務(wù)模式工作負(fù)載壓力時(shí)。

溫度傳感器可以檢測芯片溫度的變化，提醒設(shè)備的熱管理系統(tǒng)啟動冷卻措施以防止過熱。在不進(jìn)行初始化校準(zhǔn)情況下的精度為+/-4°C，進(jìn)行初始化校準(zhǔn)情況下的精度為+/-1.2°C，分辨率約為0.16°C（DNW）。溫度傳感器可實(shí)現(xiàn)對器件溫度的變化進(jìn)行嚴(yán)格控制。

嵌入式監(jiān)控IP提供了對PVT參數(shù)的可見性，PVT監(jiān)控將數(shù)據(jù)反饋到PVT控制器)中，這些數(shù)據(jù)可通過標(biāo)準(zhǔn)（APB）接口來訪問。PVT監(jiān)控可以根據(jù)客戶的不同應(yīng)用場景進(jìn)行不同的配置，并且可以輕松地集成到設(shè)計(jì)流程和芯片的架構(gòu)中。

新思科技的SLM PVT監(jiān)控IP可應(yīng)用于多種用途，從實(shí)時(shí)熱映射到能耗/功率優(yōu)化和硅評估，涵蓋從設(shè)計(jì)到上線、測試和現(xiàn)場操作的全過程。除此之外，新思科技正在不斷推動PVT監(jiān)控技術(shù)的創(chuàng)新和發(fā)展，以滿足不斷演進(jìn)的先進(jìn)制程芯片設(shè)計(jì)需求。例如，正在開發(fā)中的Droop Detector將用于與Droop相關(guān)的早期內(nèi)核故障檢測。

新思PVT監(jiān)控IP核適用多個(gè)目標(biāo)市場應(yīng)用

新思科技的PVT監(jiān)控IP核已被納入臺積電庫和IP質(zhì)量管理計(jì)劃（TSMC9000計(jì)劃）中，并已被全球140多家客戶采用，實(shí)現(xiàn)了600多個(gè)設(shè)計(jì)，廣泛應(yīng)用于人工智能（AI）、數(shù)據(jù)中心、高性能計(jì)算（HPC）、消費(fèi)電子和5G等多種目標(biāo)市場應(yīng)用。

以AI芯片設(shè)計(jì)中的方法學(xué)為例。在AI芯片的設(shè)計(jì)過程中，由于大規(guī)模的工作負(fù)載，帶來了重大散熱、高功率分布和靜態(tài)壓降的難題，高功率不僅限制了性能，還增加了成本和二氧化碳排放量。通過使用新思科技的SLM PVT監(jiān)控IP，可以顯著提高該AI芯片的多核利用率，通過將監(jiān)控放置在靠近熱點(diǎn)的位置，更好地管理多個(gè)熱點(diǎn)的不可預(yù)測性，優(yōu)化每瓦的性能，保持關(guān)鍵邏輯運(yùn)算的供電余量。

SLM PVT監(jiān)控IP在AI芯片的應(yīng)用案例

新思科技SLM PVT監(jiān)控IP實(shí)際應(yīng)用案例分享

最具代表性的案例之一是為世界上最大的芯片Cerebras WSE-2提供最佳PPA和優(yōu)化。Cerebras在84個(gè)WSE-2晶粒上各分布了8個(gè)溫度傳感器和8個(gè)電壓監(jiān)控器（每個(gè)有16個(gè)電壓感應(yīng)點(diǎn)）。每個(gè)晶圓上共有10,752個(gè)電壓檢測點(diǎn)和672個(gè)溫度傳感器，從而實(shí)現(xiàn)了通過集群內(nèi)感應(yīng)和熱節(jié)流實(shí)現(xiàn)細(xì)粒度熱管理，精確感測待優(yōu)化的電壓裕度，并實(shí)時(shí)監(jiān)測輪詢情況，監(jiān)控突發(fā)AI工作負(fù)載導(dǎo)致的靜態(tài)壓降，評估跨芯片的局部工藝變化，以實(shí)現(xiàn)電壓擴(kuò)展和性能優(yōu)化。在從設(shè)計(jì)、測試、生產(chǎn)到現(xiàn)場運(yùn)行的器件生命周期的各個(gè)階段，硅健康狀況的可視性。

另一個(gè)案例是在Arm安全硬件架構(gòu)SoC上的應(yīng)用。Arm在Morello SoC中使用了3個(gè)溫度傳感器、4個(gè)電壓監(jiān)視器和1個(gè)工藝檢測器。這樣，應(yīng)用軟件可以利用這些溫度傳感器來測量CPU的溫度，當(dāng)溫度超過可配置的警戒閾值時(shí)，軟件會發(fā)出警告或進(jìn)行關(guān)機(jī)操作，以保護(hù)設(shè)備的安全。

終端用戶可以通過配置Arm的Cortex MCore軟件中的溫度級別來訪問新思溫度傳感器，從而配置警報(bào)和關(guān)機(jī)閾值。ATE測試程序則可以使用新思工藝監(jiān)視器來判斷每個(gè)設(shè)備相對于整體群體的工藝偏差。

最后，PVT控制器來管理這些溫度傳感器、電壓監(jiān)視器和工藝檢測器的子系統(tǒng)，這樣的做法減輕了系統(tǒng)控制處理器的許多相關(guān)任務(wù)，確保監(jiān)測和管理的高效性和準(zhǔn)確性。

PVT監(jiān)控在Arm Morello SoC中的應(yīng)用

第三個(gè)案例是在Esperanto公司的推理處理器芯片中使用片內(nèi)PVT監(jiān)控器進(jìn)行芯片健康評估。Esperanto在其推理芯片中分布了35個(gè)溫度傳感器和工藝檢測器，每個(gè)處理器集群和I/O集群各一個(gè)，還嵌入了熱敏二極管。每個(gè)存儲器節(jié)點(diǎn)中嵌入了8個(gè)電壓監(jiān)控器（每個(gè)有16個(gè)電壓感應(yīng)點(diǎn)），以主動監(jiān)控來自處理器集群的關(guān)鍵電源。采用5個(gè)PVT控制器來收集數(shù)據(jù)，并通過APB和JTAG接口，將數(shù)據(jù)嵌入CPU中。這些監(jiān)控器在ATE（自動測試設(shè)備）運(yùn)行操作期間被使用。

通過將工藝監(jiān)視器變化與設(shè)備內(nèi)測得的誤碼率和性能計(jì)數(shù)器相結(jié)合，可以報(bào)告設(shè)備的健康狀況。

新思PVT監(jiān)控在Esperanto公司的推理處理器芯片中的應(yīng)用

結(jié)語

隨著AI、5G、消費(fèi)電子、高效能計(jì)算等應(yīng)用領(lǐng)域?qū)Ω?、更?qiáng)大的電子設(shè)備的需求不斷增長，先進(jìn)制程芯片的演進(jìn)還在繼續(xù)。實(shí)現(xiàn)芯片內(nèi)部可視性和洞察力是幫助優(yōu)化半導(dǎo)體生命周期各個(gè)階段、并最終提高芯片質(zhì)量的關(guān)鍵工具。PVT監(jiān)視器將成為實(shí)現(xiàn)先進(jìn)制程芯片設(shè)計(jì)成功的關(guān)鍵！

在這一發(fā)展趨勢下，新思科技的PVT監(jiān)控子系統(tǒng)，再配以全方位的SLM技術(shù)解決方案，為先進(jìn)制程芯片的成功提供了一種了解芯片的內(nèi)部和外部情況的準(zhǔn)確有效的方法，更好地幫助芯片設(shè)計(jì)工程師來應(yīng)對先進(jìn)制程芯片不斷增加的設(shè)計(jì)和制造挑戰(zhàn)。

審核編輯：劉清