91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

4CSw_硅谷數(shù) ? 來源:djl ? 作者:Joseph Juan ? 2019-10-18 14:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

USB規(guī)範是USB開發(fā)者論壇(USB IF)維護的產業(yè)標準,規(guī)定了許多個人電腦與外接周邊設備間USB連接事項,比如電纜、接頭、連線協(xié)定、通訊以及電源。作為目前最新版本的USB規(guī)範,USB 3.2將資料傳輸頻寬大幅提升至10Gbps。USB 3.2 Gen2規(guī)範大幅提升了資料編碼效率,提供的速率比USB 3.1 Gen1一代提供的速率(5Gbps)快一倍。

USB Type-C(也作USB-C)支援最新的USB 3.2標準。特性完備的USB-C電纜可支援10Gbps的資料輸送量,是USB 3.2 Gen1標準的兩倍。根據DisplayPort 1.4標準,在每路顯示輸出中該電纜支援四通道,每通道資料傳輸率可達8.1Gbps。DisplayPort則是以資料包的形式通過數(shù)位介面同時傳輸高解析度音視訊訊號,總頻寬可達32.4Gbps。高速的資料傳輸率和常見的嵌入式時鐘架構的結合,有助於在差分訊號對通道中傳輸海量的資料和影音訊號。

訊號完整性成高速訊號傳輸挑戰(zhàn)

高速訊號在通過電纜或印刷電路板傳輸時,衰減現(xiàn)象很嚴重,甚至會導致訊號畸變。訊號通常透過傳輸線路傳輸,長度為10到12英吋的傳輸線路導致的通道插入損耗達20dB或更高。此外,反射、串擾、雜波訊號和散射都會導致訊號完整性與眼圖區(qū)間惡化。訊號傳輸距離增加導致訊號衰減程度加重且訊號品質下降,進而導致資料位元錯誤,無法在遠端或接收端成功復原傳輸?shù)挠嵦枴?/p>

為避免或減輕這種現(xiàn)象,須為資料傳輸率為8.1Gbps以上的序列介面設置中繼器,以濾除隨機雜波和系統(tǒng)雜訊,使訊號符合規(guī)範要求。中繼器通常部署在通道途中,以補償通道損耗。目前有兩種類型的中繼器:Retimer和Redriver。Retimer可對來自上游通道的訊號進行均衡,使用CDR恢復時鐘訊號,並生成數(shù)位應激訊號,傳送至下游通道。Redriver可均衡來自上游通道的訊號並將其傳送至下游通道。它的輸出訊號在輸入訊號的連續(xù)驅動下生成。Redriver不包含CDR,也不執(zhí)行重定時操作。

桌機/筆電USB-C與USB-A介面訊號改善方案

在所有互聯(lián)協(xié)定中,資料傳輸速率不斷提高,對CPU的性能要求更高,進而提升整個通道的資料傳輸速率。當主流CPU供應商不斷減小其晶片尺寸以降低功耗、維持性價比時,這種情形尤其明顯,最終導致保證訊號符合規(guī)範要求的最大傳輸路徑長度不斷縮短。

英特爾(Intel)的CNL和CFL平臺USB3.1 Gen 2應用設計指南建議OEM廠商在使用USB-C接頭時,使用基於Retimer的主動複用解決方案;在使用USB Type-A接頭時,使用Retimer方案,以保證訊號完整性,獲得更好的JTOL區(qū)間。Retimer應用必須符合USB 3.2規(guī)範的附錄E,在USB 3.2 Gen2模式下能夠提供23dB的損耗補償。

USB 3.2規(guī)範定義了以下兩種類型的Retimer:

·SRIS Retimer

在SSC無關參考時鐘(Separate Reference clock Independent ofSSC, SRIS)Retimer應用中,傳輸時鐘訊號來自本地參考時鐘,與接收端復原的時鐘訊號無關。

·BLR

數(shù)據位元Retimer(Bit-Level Retimer, BLR)的應用中,傳輸時鐘訊號來自接收端復原的時鐘訊號(鏈路訓練的某些階段除外)。

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

圖1 對桌機/筆電的USB-C插入損耗進行補償設計

圖1與圖2為對桌機/筆電的USB-C插入損耗進行補償?shù)脑O計。從圖1和圖2可知,DisplayPort的插入損耗為10.7dB(資料傳輸率8.1Gbps);USB-3的插入損耗為12.8dB(資料傳輸率10Gbps)。

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

圖2 對桌機/筆電的USB-C插入損耗進行補償設計

矽谷數(shù)模(Analogix)對此進行了一項測試,測試環(huán)境如下:

1. USB主機:Gigabyte GB-BSi5HA- 6200

2. 插入損耗板:15英寸(USB-C -micro-USB, FR-4)

3. Retimer(ANX7440)EVB

4. USB設備:Sandisk SSD Plus

5. 示波器:DS0Z334A(33GHZ)

圖3為測量位置與測量結果。安裝了Retimer的系統(tǒng)可望在主機到設備之間對最多23dB的插入損耗進行補償(圖4)。Retimer簡化了PCB布線,可以在不犧牲平臺性能的前提下,確保個人電腦主機板和USB/DisplayPort電纜實現(xiàn)高輸送量訊號傳輸。

圖3 USB主機訊號測試示例圖

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

圖4 安裝Retimer的系統(tǒng)對插入損耗進行補償

DisplayPort訊號改善方案

若要透過主動電纜和菊輪鍊實現(xiàn)多個Retimer之間的無縫互通,須具備功能完備的DisplayPort Retimer,支援鏈路訓練可調PHY中繼器(LTTPR)模式和帶AUX Snooper的透明模式。

USB-A/USB-C訊號改善方案

使用菊輪鍊連接多個Retimer可以在通用連接系統(tǒng)中實現(xiàn)多功能的USB-C互聯(lián)。USB-C菊輪鍊提高了擴展USB-C電纜的訊號完整性。USB 3.2附錄E可確保以菊輪鍊形式連接的多個Retimer之間的無縫互連,若要滿足此標準,須在USB 3路徑部署採用SRIS或BLR架構且能夠進行23dB損耗補償?shù)腞etimer。USB 3.2規(guī)範附錄E的E.1.2.1.2小節(jié)給出了Retimer連接模型的要求,該規(guī)範支援Pending_HP_Timer_timeout配置下的4-Retimer連接,適用於10-μs USB 3.2主機和設備。

4-Retimer連接指10-μs主機或設備與另一個10-μs主機或設備的連接。在這種情況下,最多可使用四個Retimer,圖5顯示了一個4-Retimer連接,其中包括一個10-μs主機和一個10-μs USB 3.1設備,它們之間透過一條主動電纜連線。而針對下一代10Gbps筆電與桌機的Retimer應可實現(xiàn)4-Retimer菊輪鍊連接功能,滿足最新的USB 3.2規(guī)範附錄E的要求,以滿足USB 3.2 CTS互通測試要求的前提下,對USB 3.1 Gen 2 10Gbps訊號高達23dB的通道損耗進行補償。

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

圖5 10-μs主機與10-μs設備間的連接

中繼器不僅用於尺寸較大的PCB電路板和較長的傳輸路徑,還可用於尺寸非常小的平臺,比如智慧手機。理由如下:

1. CPU晶片組無法為各通道提供足夠的輸出驅動。

2. 部分通道會經過訊號損耗較大的PCB區(qū)域。

3. 天線附近的電磁干擾限制訊號的強度。

4. 與接頭相連的電纜會增加通道長度。

智慧型手機訊號改善方案

智慧手機會連接不同的外接顯示裝置,也會連接各種配件。如果不使用Retimer,智慧手機內部電路板的DisplayPort 1.4介面的損耗將為8到10dB,USB 3.2介面損耗將為10到12dB,這些損耗會導致智慧手機內部電路板性能下降,進而使DisplayPort 1.4資料傳輸率下降至5.4Gbps以下,使USB 3.2資料傳輸率下降至5Gbps以下。所以,應用處理器(AP)製造商通常建議將Retimer用於DisplayPort 1.4和USB 3.2的資料傳輸。

而針對下一代智慧手機設計的Retimer必須支援在各種長度的電纜上進行DisplayPort 1.4(8.1Gbps)和USB 3.1 Gen2(10Gbps)的高頻寬資料傳輸。智慧手機通常採用高速USB-C介面,而下一代應用處理器在Retimer的幫助下可在USB-C接頭上實現(xiàn)極高的資料傳輸率,使得智慧手機成為實現(xiàn)VR應用的理想選擇,因為連接頭戴式VR顯示器要求同時支援DisplayPort和USB 3傳輸,以通過細長電纜傳輸刷新頻率為90Hz、解析度為4K×2K的視訊訊號。

智慧手機連接到USB-C介面的監(jiān)視器時通常使用DisplayPort替代模式,其有兩個資料通道,在60Hz刷新頻率下最高可達4K解析度。如果是連接USB-C配件,則通常為DisplayPort到HDMI連接,在60Hz刷新頻率下可實現(xiàn)4K解析度和USB 3的資料傳輸率。Retimer能夠在上述高資料傳輸率情況下確保資料完整,並保障主機到同步設備間的影像與資料傳輸。

電纜訊號改善方案

為外殼處的接頭部署中繼器或在接頭外殼內部署中繼器時,可以使用較細較長的電纜。主動電纜在接頭內的PCB上部署了中繼器。目前市場提供用於連接USB、DisplayPort、HDMI、PCI Express、SATASAS等介面的主動電纜(圖6)。

關于中繼補償傳輸通道耗損 Retimer確保訊號完整性的介紹和回顧

圖6 主動電纜接頭內的PCB上部署中繼器

針對長電纜情況,Retimer可以在長度為2公尺、5公尺甚至7公尺的主動電纜的兩端進行訊號復原,使得低成本電纜解決方案能夠滿足高速DisplayPort和USB 3.2訊號傳輸?shù)男阅芎拖嗳菪苑矫娴囊蟆?/p>

Retimer供應商須與主流CPU和AP提供商密切合作,努力確保其訊號改善產品滿足鏈路訓練要求,提供所需的相容性通道,並共同設計類比模型,以進一步改進設計,提高在高速介面使用Retimer的成功率。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 中繼器
    +關注

    關注

    3

    文章

    445

    瀏覽量

    29612
  • 傳輸速率
    +關注

    關注

    0

    文章

    52

    瀏覽量

    16977
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    IDT信號完整性產品:解決高速信號傳輸難題

    IDT信號完整性產品:解決高速信號傳輸難題 在當今的電子設備,隨著計算、存儲和通信應用中信號速度的不斷提高,系統(tǒng)設計師面臨著越來越大的信號完整性挑戰(zhàn)。高速信號在傳輸過程,由于發(fā)射器
    的頭像 發(fā)表于 03-04 17:10 ?509次閱讀

    SI合集002|信號完整性測量應用簡介,快速掌握關鍵點

    一、信號完整性定義信號完整性(SignalIntegrity,簡稱SI)是衡量信號從驅動端經傳輸線抵達接收端后,波形完整程度的關鍵指標,反映了信號在電路能否以正確的時序、持續(xù)時間和電
    的頭像 發(fā)表于 01-26 10:58 ?298次閱讀
    SI合集002|信號<b class='flag-5'>完整性</b>測量應用簡介,快速掌握關鍵點

    使用MATLAB和Simulink進行信號完整性分析

    信號完整性是保持高速數(shù)字信號的質量的過程。信號完整性是衡量電信號從源傳輸?shù)侥繕宋恢脮r的質量的關鍵度量。在高速數(shù)字和模擬電子,確保信號的預期形狀、時序和功率得以保持,能夠保證數(shù)據的可靠且準確傳輸。
    的頭像 發(fā)表于 01-23 13:57 ?7465次閱讀
    使用MATLAB和Simulink進行信號<b class='flag-5'>完整性</b>分析

    Cadence工具如何解決芯粒設計的信號完整性挑戰(zhàn)

    在芯粒設計,維持良好的信號完整性是最關鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號的純凈與可靠面臨著前所未有的巨大挑戰(zhàn)。對于需要應對信號
    的頭像 發(fā)表于 12-26 09:51 ?395次閱讀
    Cadence工具如何解決芯粒設計<b class='flag-5'>中</b>的信號<b class='flag-5'>完整性</b>挑戰(zhàn)

    網絡延遲具體是怎樣影響電能質量在線監(jiān)測裝置的實時完整性的?

    ,延遲會導致數(shù)據 “到達滯后、部分丟失、多通道錯位”,直接削弱裝置 “實時監(jiān)控電網狀態(tài)” 和 “完整記錄事件過程” 的核心能力。具體影響需從 “實時破壞” 和 “完整性破壞” 兩個維
    的頭像 發(fā)表于 10-23 11:59 ?885次閱讀

    串擾如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設計的 EMI 控制” 系列的第六篇文章。本文將探討串擾如何影響信號完整性和 EMI,并討論在設計解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?1w次閱讀
    串擾如何影響信號<b class='flag-5'>完整性</b>和EMI

    什么是信號完整性?

    電子發(fā)燒友網站提供《什么是信號完整性?.pdf》資料免費下載
    發(fā)表于 07-09 15:10 ?1次下載

    是德DSOX1204A示波器在電源完整性測試的關鍵優(yōu)勢

    電源完整性(Power Integrity, PI)是電子設備設計至關重要的一環(huán),直接影響系統(tǒng)的穩(wěn)定性、可靠和能效。隨著電子設備向高頻化、高功率密度方向快速發(fā)展,電源完整性測試面臨
    的頭像 發(fā)表于 06-24 12:01 ?691次閱讀
    是德DSOX1204A示波器在電源<b class='flag-5'>完整性</b>測試<b class='flag-5'>中</b>的關鍵優(yōu)勢

    普源DHO5058示波器在信號完整性測試的表現(xiàn)

    卓越的性能參數(shù)、多通道設計和智能化功能,為信號完整性測試提供了強有力的工具。本文將從技術特性、應用場景、實際表現(xiàn)和優(yōu)勢等方面,深入探討DHO5058在信號完整性測試的優(yōu)異表現(xiàn)。 ?
    的頭像 發(fā)表于 06-23 14:16 ?696次閱讀
    普源DHO5058示波器在信號<b class='flag-5'>完整性</b>測試<b class='flag-5'>中</b>的表現(xiàn)

    了解信號完整性的基本原理

    ,設計人員必須注意電路板布局并使用適當?shù)膶Ь€和連接器,從而最大限度地減少反射、噪聲和串擾。此外,還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號完整性時使用的一些術語,以及設計人員需要考慮的問題,然后介紹
    的頭像 發(fā)表于 05-25 11:54 ?1458次閱讀
    了解信號<b class='flag-5'>完整性</b>的基本原理

    Samtec虎家大咖說 | 淺談信號完整性以及電源完整性

    。與會者提出了關于信號完整性和電源完整性設計的問題,這些問題反映了一些新興的工程挑戰(zhàn)。Scott、Rich和Istvan在回答強調了嚴格分析、細節(jié)工具表征以及深入理解基本原理的重要
    發(fā)表于 05-14 14:52 ?1221次閱讀
    Samtec虎家大咖說 | 淺談信號<b class='flag-5'>完整性</b>以及電源<b class='flag-5'>完整性</b>

    電源完整性基礎知識

    先說一下,信號完整性為什么寫電源完整性?SI 只是針對高速信號的部分,這樣的理解沒有問題。如果提高認知,將SI 以大類來看,SI&amp;PI&amp;EMI 三者
    發(fā)表于 05-13 14:41

    信號完整性測試基礎知識

    在當今快速發(fā)展的數(shù)字時代,高速傳輸已成為電子設備的基本要求。隨著數(shù)據傳輸速率的不斷提升,信號完整性(Signal Integrity,簡稱SI)問題變得越來越重要。信號完整性是高速互連系統(tǒng)設計的基石
    的頭像 發(fā)表于 04-24 16:42 ?4357次閱讀
    信號<b class='flag-5'>完整性</b>測試基礎知識

    使用羅德與施瓦茨RTE1104示波器進行電源完整性測試

    電源完整性(Power Integrity, PI)測試在現(xiàn)代電子系統(tǒng)設計至關重要。隨著電子設備對電源質量的要求越來越高,電源噪聲和瞬態(tài)變化對系統(tǒng)性能的影響愈發(fā)顯著。本文將詳細介紹如何使用羅德與施
    的頭像 發(fā)表于 04-23 16:51 ?1014次閱讀
    使用羅德與施瓦茨RTE1104示波器進行電源<b class='flag-5'>完整性</b>測試

    電源完整性分析及其應用

    引言 電源完整性這一概念是以信號完整性為基礎的,兩者的出現(xiàn)都源自電路開關速度的提高。當高速信號的翻轉時間和系統(tǒng)的時鐘周期可以相比時,具有分布參數(shù)的信號傳輸線、電源和地就和低速系統(tǒng)的情況完全不同了
    發(fā)表于 04-23 15:39