臺(tái)積電研發(fā)負(fù)責(zé)人Phillip Wong近日在硅谷舉行的Hot Chips會(huì)議上表示，摩爾定律沒死，依然有效且狀況良好，并表示隨著新技術(shù)的進(jìn)步，到2050年晶體管做到0.1納米，約等于氫原子的大小。

“毋庸置疑，摩爾定律依然有效且狀況良好，它沒有死掉，沒有減速，也沒有生病?！?/p>

臺(tái)積電研發(fā)負(fù)責(zé)人Philip Wong(黃漢森)在Hot chips大會(huì)上表示，他展示了臺(tái)積電對(duì)芯片技術(shù)的前瞻，稱到2050年，晶體管將縮小到氫原子尺度，即0.1nm。

黃漢森去年8月開始擔(dān)任臺(tái)積電企業(yè)研究副總裁，在此之前他是斯坦福大學(xué)電機(jī)工程學(xué)系教授，擅長新形態(tài)的存儲(chǔ)技術(shù)研究，在學(xué)術(shù)界擁有很高聲望。

Philip Wong

黃漢森在Hot Chips大會(huì)上演講的題目是：“下一個(gè)半導(dǎo)體工藝節(jié)點(diǎn)會(huì)給我們帶來什么？”，他還詳細(xì)介紹了其他芯片技術(shù)的發(fā)展，比如將內(nèi)存放在處理器的正上方，他預(yù)計(jì)這將提高性能。

對(duì)摩爾定律非常樂觀，臺(tái)積電提出芯片進(jìn)展的三大方向 摩爾定律預(yù)測，集成電路上可容納的晶體管數(shù)量，約每隔 18 個(gè)月便會(huì)增加一倍，性能也將提升一倍（即更多的晶體管使其更快）。

不過，如何以最有經(jīng)濟(jì)效益的方法將數(shù)十億個(gè)晶體管放在一顆芯片中，成為當(dāng)前芯片制造遇到的最大挑戰(zhàn)，所以近年來有不少人認(rèn)為摩爾定律逼近了物理極限并開始放緩。

英特爾一直在努力研發(fā)先進(jìn)制程，但從整個(gè)行業(yè)來看，單個(gè)晶體管的價(jià)格不再繼續(xù)下降。這就限制了新的制造工藝只能用于高端、高成本的芯片。過去芯片行業(yè)的好日子已經(jīng)一去不復(fù)返了，那時(shí)芯片的時(shí)鐘速度提高，功耗卻沒有受到任何影響。

因此，芯片制造業(yè)出現(xiàn)悲觀主義者也就不足為奇。

黃漢森預(yù)計(jì)，處理器將由不同芯片元件3D堆疊組成，而在當(dāng)前這些元件通常是分開的。這將意味著芯片獲得更小的尺寸和更高的性能。

不過，作為晶圓代工龍頭的臺(tái)積電卻非常樂觀。黃漢森表示，摩爾定律進(jìn)展良好，并大膽地預(yù)測了到2050年的進(jìn)展，盡管他沒有提供任何詳細(xì)的計(jì)劃。

摩爾定律以及芯片進(jìn)展的其他方面都狀況良好 Real World Technologies的分析師David Kanter則更為謹(jǐn)慎。由于臺(tái)積電現(xiàn)在與英特爾已經(jīng)是并列，而不是在英特爾之后，臺(tái)積電不得不承擔(dān)更多的領(lǐng)導(dǎo)責(zé)任，加大研發(fā)投入，因此聽到該公司如此樂觀并不令人意外。但談到芯片的進(jìn)步，黃漢森對(duì)一些實(shí)際問題避而不談，比如縮小晶體管的速度放緩，以及制造最新一代產(chǎn)品的成本增加。

根本性的改進(jìn) “我們期待看到更多不同方向的創(chuàng)新，這將為行業(yè)提供持續(xù)的利益?！秉S漢森說：“這就是我們關(guān)心的?！?/p>

黃漢森表示，芯片技術(shù)的元件正在縮小到極小的尺寸

關(guān)于未來的技術(shù)路線，Philip Wong 認(rèn)為像碳納米管（1.2nm 尺度），2D層狀材料等可以將晶體管變得更快，尺寸更??；同時(shí)，相變內(nèi)存（PRAM），旋轉(zhuǎn)力矩轉(zhuǎn)移隨機(jī)存取內(nèi)存（STT-RAM）等會(huì)直接和處理器封裝在一起，縮小體積，加快數(shù)據(jù)傳遞速度；此外還有3D 堆疊封裝技術(shù)。

具體而言，黃漢森就未來的發(fā)展方向提出若干觀點(diǎn)：

新技術(shù)將使晶體管更快、更小。長期以來一直在考慮的一項(xiàng)技術(shù)——碳納米管，現(xiàn)在正變得切實(shí)可行。另一種是被稱為2D層狀材料的材料，可以通過讓電子更容易地流過芯片來提供類似的增強(qiáng)。

一些新的內(nèi)存技術(shù)將直接構(gòu)建到處理器中，而不是作為單獨(dú)的芯片連接。這種快速連接將極大地提高性能，因?yàn)樾酒系倪壿嬰娐?處理數(shù)據(jù)的部分)將更快地獲得所需的數(shù)據(jù)，因此不必有太多閑置時(shí)間。

3D堆疊技術(shù)將意味著，如今孤立的計(jì)算機(jī)處理器功能可以被夾在多個(gè)層中，與高速數(shù)據(jù)通路相連。

“在這些系統(tǒng)中，多層邏輯和內(nèi)存以細(xì)粒度的方式集成，連接性是關(guān)鍵，”黃漢森說。

分析師Nathan Brookwood表示，盡管黃漢森對(duì)碳納米管等技術(shù)非常關(guān)注，但不認(rèn)為臺(tái)積電本身在現(xiàn)階段會(huì)押注于任何特定的新技術(shù)。

新的計(jì)算機(jī)內(nèi)存技術(shù)將取得進(jìn)展

不過，黃漢森強(qiáng)調(diào)，除了硬件，軟件算法也需要迎頭趕上。一旦實(shí)現(xiàn)了這一點(diǎn)，芯片的進(jìn)步將提供更好的計(jì)算設(shè)備。這是至關(guān)重要的，黃漢森說：“社會(huì)對(duì)先進(jìn)技術(shù)的需求是無止境的?！? 接下來，新智元帶來黃漢森在Hot Chip 2019主旨演講的完整PPT，附精編解讀。 臺(tái)積電Hot Chips大會(huì)演講精編（附PPT）

摩爾定律講的是元件密度，這是高性能計(jì)算的主要驅(qū)動(dòng)力。

從對(duì)數(shù)圖上看，摩爾定律不但沒有死，而且活的很好，晶體管密度還在增加，而且在可預(yù)見的未來內(nèi)還會(huì)繼續(xù)增加，至于時(shí)鐘速度和運(yùn)行效率等人們同樣關(guān)心的新屬性，實(shí)際上超出了摩爾定律的范圍。

進(jìn)入AI和5G時(shí)代，“內(nèi)存墻”問題日益突出，海量數(shù)據(jù)的流動(dòng)和轉(zhuǎn)移的需求越來越高，內(nèi)存訪問決定了計(jì)算的能源效率。

深度神經(jīng)網(wǎng)絡(luò)需要大量的內(nèi)存容量，而且內(nèi)存緊缺的問題將來還會(huì)更加突出。芯片上需要更多數(shù)量的SRAM，但永遠(yuǎn)都不夠，重要的是什么樣的內(nèi)存。

現(xiàn)有的系統(tǒng)中，大部分都是2D和2.5D，用的是TSV，我們需要再向前邁進(jìn)一步，進(jìn)入3D。

而下一步就是Beyond 3D，它實(shí)現(xiàn)了邏輯和內(nèi)存的多層整合，在納米級(jí)尺度上實(shí)現(xiàn)了高密度的TSV工藝，即“N3XT級(jí)”系統(tǒng)。

下一代內(nèi)存需要具備高帶寬、高容量，而且需要在片上。

研究表明，具備上述條件的內(nèi)存可以使系統(tǒng)級(jí)收益增加近2000倍，當(dāng)然，以現(xiàn)有技術(shù)很難實(shí)現(xiàn)。在上層很難構(gòu)建高性能晶體管，因?yàn)橹圃鞎r(shí)需要1000度高溫條件，內(nèi)存層會(huì)融化。

要想實(shí)現(xiàn)上面說的理想的系統(tǒng)，需要超薄的設(shè)備層和較低的制造溫度。 近年來，晶體管技術(shù)實(shí)現(xiàn)了不少進(jìn)步，出現(xiàn)了2D層材料過度金屬設(shè)計(jì)，1D碳納米管設(shè)計(jì)等，這些材料非常輕薄，大大降低了晶體管的溝道寬度，但仍保持高遷移率水平。

實(shí)現(xiàn)內(nèi)存與邏輯平臺(tái)在3D架構(gòu)下的整合，讓晶體管與制造技術(shù)的進(jìn)步成為一個(gè)連續(xù)的統(tǒng)一體。

而要實(shí)現(xiàn)這一目標(biāo)，各自為戰(zhàn)是不行的。這需要系統(tǒng)工程師和開發(fā)人員的密切合作，需要硬件設(shè)備制造技術(shù)和需求的更緊密的交流，需要學(xué)術(shù)界與產(chǎn)業(yè)界建立更加緊密的聯(lián)系。