91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vitis里如何創(chuàng)建嵌入式軟件工程

454398 ? 來源:賽靈思中文社區(qū)論壇 ? 作者:賽靈思中文社區(qū)論 ? 2020-11-04 12:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 介紹

Vitis是Xilinx新推出的統(tǒng)一軟件平臺,可實現(xiàn)在 Xilinx 所有芯片(包括 FPGA、SoC 和 Versal ACAP)上開發(fā)嵌入式軟件和加速應用。Xilinx主要宣傳Vitis可以為異構平臺的應用實現(xiàn)加速。其實,Vitis也能完美的支持嵌入式軟件開發(fā)。下面以MicroZed單板為例,介紹在Vitis里如何創(chuàng)建嵌入式軟件工程,并且編譯和調試,直到啟動。

2. 測試環(huán)境

1). Windows 10
2). Vitis 2019.2
3). MicroZed

3. Vivado工程導出XSA文件

MicroZed 2019.1 BSP下載MicroZed的Petalinux BSP。解壓后,使用Vivado 2019.2 打開其中的硬件工程,升級所有IP,然后編譯工程。為了測試,也可以在BD設計中,添加AXI timer,AXI BRAM等IP。成功編譯工程后,導出硬件設計文件mz_petalinux_wrapper.xsa。在2019.2使用了新的硬件設計文件格式,也就是XSA文件。

3.1. BD設計

也可以不添加AXI timer,AXI BRAM等IP。

3.2. 導出硬件的菜單

3.3. 導出硬件的界面

請指定XSA文件的路徑和名字。

3.4. Vivado在TCL Console里關于導出硬件的打印。

write_hw_platform -fixed -force  -include_bit -file C:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/mz_petalinux_wrapper.xsa
INFO: [Vivado 12-4895] Creating Hardware Platform: C:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/mz_petalinux_wrapper.xsa ...
INFO: [Vivado 12-4896] Successfully created Hardware Platform: C:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/mz_petalinux_wrapper.xsa
write_hw_platform: Time (s): cpu = 00:00:16 ; elapsed = 00:00:17 . Memory (MB): peak = 1570.996 ; gain = 0.000

4. 創(chuàng)建工程

4.1. 指定workspace目錄。

啟動Vitis,指定它的workspace目錄。

4.2. VitisFile菜單

在Vitis的File菜單里,選擇"New --> Application Project"。

4.3. 指定Application工程名

指定Application的工程名,可以使用默認的system工程名。

4.4. Platform頁面

點擊Next,進入Platform頁面。

4.5. 指定XSA文件

在Platform頁面,選擇右邊的“Creae a new platform from hardware(XSA)”, 在點擊“+”,指定平臺的XSA文件,然后Vitis自動創(chuàng)建platform。

4.6. 創(chuàng)建Domain

點擊Next,創(chuàng)建Domain。這時候可以選擇處理器、OS、Language。

4.7. 創(chuàng)建工程后的目錄結構。

4.8. 執(zhí)行編譯。

創(chuàng)建工程后,執(zhí)行編譯。會先編譯FSBL工程,BSP工程,再編譯應用程序工程。

Project --> Build Project

15:53:30 **** Build of configuration Debug for project mzed_cpu0_hello ****
make all 
C:/Xilinx/Vitis/2019.2/gnuwin/bin/make --no-print-directory pre-build
a9-linaro-pre-build-step
 
C:/Xilinx/Vitis/2019.2/gnuwin/bin/make --no-print-directory main-build
Building file: ../src/helloworld.c
Invoking: ARM v7 gcc compiler
arm-none-eabi-gcc -Wall -O0 -g3 -c -fmessage-length=0 -MT"src/helloworld.o" -mcpu=cortex-a9 -mfpu=vfpv3 -mfloat-abi=hard -IC:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/microzed_petalinux_wrapper/export/microzed_petalinux_wrapper/sw/microzed_petalinux_wrapper/standalone_domain/bspinclude/include -MMD -MP -MF"src/helloworld.d" -MT"src/helloworld.o" -o "src/helloworld.o" "../src/helloworld.c"
Finished building: ../src/helloworld.c
 
Building file: ../src/platform.c
Invoking: ARM v7 gcc compiler
arm-none-eabi-gcc -Wall -O0 -g3 -c -fmessage-length=0 -MT"src/platform.o" -mcpu=cortex-a9 -mfpu=vfpv3 -mfloat-abi=hard -IC:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/microzed_petalinux_wrapper/export/microzed_petalinux_wrapper/sw/microzed_petalinux_wrapper/standalone_domain/bspinclude/include -MMD -MP -MF"src/platform.d" -MT"src/platform.o" -o "src/platform.o" "../src/platform.c"
Finished building: ../src/platform.c
 
Building target: mzed_cpu0_hello.elf
Invoking: ARM v7 gcc linker
arm-none-eabi-gcc -mcpu=cortex-a9 -mfpu=vfpv3 -mfloat-abi=hard -Wl,-build-id=none -specs=Xilinx.spec -Wl,-T -Wl,../src/lscript.ld -LC:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/microzed_petalinux_wrapper/export/microzed_petalinux_wrapper/sw/microzed_petalinux_wrapper/standalone_domain/bsplib/lib -o "mzed_cpu0_hello.elf"  ./src/helloworld.o ./src/platform.o   -Wl,--start-group,-lxil,-lgcc,-lc,--end-group
Finished building target: mzed_cpu0_hello.elf
 
Invoking: ARM v7 Print Size
arm-none-eabi-size mzed_cpu0_hello.elf  |tee "mzed_cpu0_hello.elf.size"
   text	   data	    bss	    dec	    hex	filename
  19064	   1144	  22568	  42776	   a718	mzed_cpu0_hello.elf
Finished building: mzed_cpu0_hello.elf.size

15:53:43 Build Finished (took 12s.869ms)

編譯后應用程序和Domain目錄結構

編譯后FSBL目錄結構

5. 調試工程 5.1. 調試配置界面

先點擊想調試的工程,再點擊工具條調試圖標旁邊的三角形,選擇"Debug Configurations",

得到調試配置界面。

5.2. 自動創(chuàng)建調試配置

雙擊System Project,Vitis自動創(chuàng)建了調試配置。

5.3. 檢查調試配置的Target Setup。

5.4. 開始調試

點擊Debug后,會開始調試。由于有FPGA設計,先下載FPGA。

5.5. main函數(shù)入口

調試器下載所有代碼后,在main函數(shù)入口處停下,等待程序員調試。

6. 調試工程 6.1. FreeRTOS

之前只是簡單的Hello world工程。下面創(chuàng)建更復雜的FreeRTOS LWIP TCP iPerf server. 在Domain界面,為OS選擇FreeRTOS。

6.2. LWIP TCP iPerf server

在Templates界面,為Template選擇FreeRTOS LWIP TCP Perf server。

6.3. 調試LWIP TCP iPerf server

同樣的啟動調試,也在main函數(shù)入口處停下,直接選擇連續(xù)運行。

6.4. 連續(xù)運行

連續(xù)運行后,單板串口打印。

-----lwIP Socket Mode TCP Server Application------
Start PHY autonegotiation
Waiting for PHY to complete autonegotiation.
autonegotiation complete
link speed for phy address 0: 100
ERROR: DHCP request timed out
Configuring default IP 192.168.1.10
Board IP:       192.168.1.10
Netmask :       255.255.255.0
Gateway :       192.168.1.1

TCP server listening on port 5001
On Host: Run $iperf -c 192.168.1.10 -i 5 -t 300 -w 2M

6.5. 電腦Ping測試

設置電腦IP地址,再做Ping測試,檢查單板網(wǎng)絡是否正常。

C:/tools/iperf-2.0.5-2-win32>ping 192.168.1.10

Pinging 192.168.1.10 with 32 bytes of data:
Reply from 192.168.1.10: bytes=32 time=1ms TTL=255
Reply from 192.168.1.10: bytes=32 time

6.6. 電腦iperf測試

在電腦啟動iperf測試。

C:/tools/iperf-2.0.5-2-win32>iperf -c 192.168.1.10 -i 5 -t 20 -w 2M
------------------------------------------------------------
Client connecting to 192.168.1.10, TCP port 5001
TCP window size: 2.00 MByte
------------------------------------------------------------
[  3] local 192.168.1.100 port 63484 connected with 192.168.1.10 port 5001
[ ID] Interval       Transfer     Bandwidth
[  3]  0.0- 5.0 sec  55.4 MBytes  92.9 Mbits/sec
[  3]  5.0-10.0 sec  53.4 MBytes  89.5 Mbits/sec
[  3] 10.0-15.0 sec  53.5 MBytes  89.8 Mbits/sec
[  3] 15.0-20.0 sec  53.4 MBytes  89.5 Mbits/sec
[  3]  0.0-20.0 sec   216 MBytes  90.4 Mbits/sec

6.7. 單板iperf測試串口打印

在電腦啟動啟動iperf測試后,單板串口打印。

[  1] local 192.168.1.10 port 5001 connected with 192.168.1.100 port 5001
[ ID] Interval    Transfer     Bandwidth
[  1]  0.0- 5.0 sec  53.2 MBytes  89.3 Mbits/sec
[  1]  5.0-10.0 sec  53.4 MBytes  89.6 Mbits/sec
[  1] 10.0-15.0 sec  53.4 MBytes  89.6 Mbits/sec
[  1] 15.0-20.0 sec  53.4 MBytes  89.6 Mbits/sec
[  1]  0.0-20.2 sec   216 MBytes  89.6 Mbits/sec
TCP test passed Successfully
編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 嵌入式軟件
    +關注

    關注

    4

    文章

    250

    瀏覽量

    28052
  • MicroZed
    +關注

    關注

    0

    文章

    9

    瀏覽量

    5403
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    什么是BSP工程

    一、嵌入式系統(tǒng) 要明白什么是嵌入式軟件工程師,我們先從嵌入式系統(tǒng)(嵌入式設備)說起。維基百科上對嵌入式
    發(fā)表于 01-13 06:54

    系統(tǒng)嵌入式的學習路線

    ,供各位嵌入式初學者參考,希望對大家有所幫助。嵌入式工程師需要掌握的內容非常廣泛,主要包括嵌入式軟件、
    發(fā)表于 12-16 07:49

    ARM嵌入式這樣學

    , UCOS 等等,一個操作系統(tǒng)移植到里面去,跑起來,然后就自己利用操作系統(tǒng)的接口寫一些應用軟件,就可以直接控制其強大的外設了。當然了,這中間還有另外一種工程師在工作,就是嵌入式驅動工程
    發(fā)表于 12-04 07:48

    做醫(yī)療嵌入式軟件研發(fā)以后好跳槽嗎?

    做醫(yī)療嵌入式軟件研發(fā),以后想跳槽一點兒也不難。別看醫(yī)療行業(yè)門檻高、規(guī)矩多,你手里攢下的那套本事,到哪兒都吃得開。嵌入式這東西,甭管在哪個行當折騰,說到底六個基本部分跑不掉:
    的頭像 發(fā)表于 12-03 11:04 ?716次閱讀
    做醫(yī)療<b class='flag-5'>嵌入式</b><b class='flag-5'>軟件</b>研發(fā)以后好跳槽嗎?

    CW32嵌入式軟件開發(fā)的必備知識

    嵌入式軟件開發(fā)作為計算機科學和電子工程的交叉領域,要求開發(fā)人員具備一系列的專業(yè)知識和技能。 而基于CW32的嵌入式軟件開發(fā)必備知識包括以下
    發(fā)表于 11-28 07:48

    為什么嵌入式驅動開發(fā)工程師可以拿高薪

    嵌入式驅動開發(fā)工程師能拿到高薪,核心在于這個崗位剛好踩中了行業(yè)剛需、技術壁壘高、人才缺口大這三個關鍵節(jié)點,而且這種需求還在隨著智能硬件的普及持續(xù)擴大。首先得明確,嵌入式驅動是硬件和軟件
    的頭像 發(fā)表于 10-30 16:37 ?706次閱讀
    為什么<b class='flag-5'>嵌入式</b>驅動開發(fā)<b class='flag-5'>工程</b>師可以拿高薪

    硬件工程師和嵌入式軟件哪個更有前途?

    不少人琢磨硬件工程師和嵌入式軟件到底哪個更有前途,其實從實際職場情況和成長路子看,差別還挺清楚的。先說說天花板這事,一般來講,硬件工程師的職業(yè)天花板還真比
    的頭像 發(fā)表于 09-10 10:43 ?1106次閱讀

    新一代嵌入式開發(fā)平臺 AMD嵌入式軟件和工具2025.1版現(xiàn)已推出

    AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺,全面加速概念構想到部署落地。 2025.1 版嵌入式軟件
    的頭像 發(fā)表于 08-20 09:15 ?3976次閱讀

    AMD 2025.1版嵌入式軟件和工具的新增功能

    AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺,全面加速概念構想到部署落地。
    的頭像 發(fā)表于 08-15 15:32 ?1265次閱讀

    河北軟件職業(yè)技術學院走訪飛凌嵌入式,共同探討產(chǎn)教融合新模式

    河北軟件職業(yè)技術學院軟件工程系主任陳輝率隊走訪保定飛凌嵌入式技術有限公司,并與旗下教育品牌ElfBoard就產(chǎn)教融合、構建協(xié)同育人機制進行了深入探討。
    的頭像 發(fā)表于 07-09 09:00 ?1199次閱讀
    河北<b class='flag-5'>軟件</b>職業(yè)技術學院走訪飛凌<b class='flag-5'>嵌入式</b>,共同探討產(chǎn)教融合新模式

    河北軟件職業(yè)技術學院走訪飛凌嵌入式,共同探討產(chǎn)教融合新模式

    6月12日,河北軟件職業(yè)技術學院軟件工程系主任陳輝率隊走訪保定飛凌嵌入式技術有限公司,并與旗下教育品牌ElfBoard就產(chǎn)教融合、構建協(xié)同育人機制進行了深入探討。雙方旨在通過深化校企合作,共同探索
    的頭像 發(fā)表于 06-16 11:00 ?1087次閱讀
    河北<b class='flag-5'>軟件</b>職業(yè)技術學院走訪飛凌<b class='flag-5'>嵌入式</b>,共同探討產(chǎn)教融合新模式

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP,并使用
    的頭像 發(fā)表于 06-13 09:50 ?1866次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS<b class='flag-5'>創(chuàng)建</b>HLS IP

    如何成為一名嵌入式軟件工程師?

    如何成為一名嵌入式軟件工程師? 01明確崗位的角色與定位 嵌入式軟件工程師主要負責開發(fā)運行在特定硬件平臺上的軟件,這些
    發(fā)表于 04-15 14:37

    嵌入式開發(fā):高門檻的系統(tǒng)性工程與 996 的行業(yè)困局

    嵌入式開發(fā)的門檻,往往被培訓機構和表象所掩蓋。許多人誤以為 “用 C 語言寫個跑在 ARM 上的程序” 就是嵌入式,實則連皮毛都未觸及。真正的嵌入式開發(fā)是硬件與軟件深度融合的系統(tǒng)性
    的頭像 發(fā)表于 04-09 11:06 ?980次閱讀
    <b class='flag-5'>嵌入式</b>開發(fā):高門檻的系統(tǒng)性<b class='flag-5'>工程</b>與 996 的行業(yè)困局

    想在嵌入式領域高薪就業(yè)?先邁過這些人才門檻!

    嵌入式開發(fā)的世界,如今正經(jīng)歷著一場變革,同時也暴露出諸多問題。現(xiàn)在,會編寫嵌入式程序的人隨處可見,樹莓派、Arduino 等開發(fā)板的出現(xiàn),讓嵌入式編程變得輕而易舉,就連軟件工程師也能輕
    的頭像 發(fā)表于 03-20 10:42 ?947次閱讀
    想在<b class='flag-5'>嵌入式</b>領域高薪就業(yè)?先邁過這些人才門檻!