近日，在2020年國(guó)際電子器件大會(huì)（IEDM）上，復(fù)旦大學(xué)芯片與系統(tǒng)前沿技術(shù)研究院劉琦教授和劉明院士團(tuán)隊(duì)展示了憶阻器基類(lèi)腦計(jì)算技術(shù)的最新研究進(jìn)展。

背景介紹

受啟發(fā)于人腦，類(lèi)腦計(jì)算技術(shù)是當(dāng)前發(fā)展人工智能的重要計(jì)算范式之一，可以構(gòu)建高智能、低能耗的計(jì)算系統(tǒng)。該系統(tǒng)由脈沖神經(jīng)元和可塑的神經(jīng)突觸構(gòu)成，具有自主學(xué)習(xí)、時(shí)空信息處理、存算一體、高并行計(jì)算和事件驅(qū)動(dòng)等特點(diǎn)。憶阻器具有豐富的物理動(dòng)力學(xué)特性和生物單元相似性，在模擬神經(jīng)元和神經(jīng)突觸方面展現(xiàn)出超越CMOS器件的潛力，結(jié)合脈沖神經(jīng)網(wǎng)絡(luò)（SNN）算法，可以實(shí)現(xiàn)高效的類(lèi)腦計(jì)算系統(tǒng)。然而，當(dāng)前基于憶阻器的類(lèi)腦系統(tǒng)多采用頻率編碼SNN的工作模式，神經(jīng)元需要發(fā)放大量脈沖來(lái)表征單個(gè)信號(hào)強(qiáng)度，以及需要較長(zhǎng)推理時(shí)間內(nèi)的平均放電速率進(jìn)行決策，導(dǎo)致了更多的延遲和能耗，降低了信息處理的效率。

成果簡(jiǎn)介

針對(duì)上述問(wèn)題，該團(tuán)隊(duì)設(shè)計(jì)實(shí)現(xiàn)了一種面向時(shí)間編碼SNN的神經(jīng)元電路，利用放電時(shí)間表征信號(hào)強(qiáng)度，具有可控的不應(yīng)期，在一個(gè)推理周期內(nèi)只進(jìn)行單次脈沖放電，顯著提升了憶阻器神經(jīng)元的工作壽命和推理速度。并進(jìn)一步結(jié)合RRAM突觸陣列構(gòu)建了256×5的硬件SNN網(wǎng)絡(luò)。相比于頻率編碼SNN，該網(wǎng)絡(luò)在人臉識(shí)別任務(wù)中放電脈沖數(shù)目降低72倍、推理速度提升1.5倍、能耗降低53倍、能效提升18倍。

上述成果入選2020年國(guó)際電子器件大會(huì)，復(fù)旦大學(xué)芯片院博士后張續(xù)猛和中科院微電子所博士生吳祖恒為該工作的共同第一作者，復(fù)旦大學(xué)芯片院劉琦教授和劉明院士為共同通訊作者。上述工作得到了國(guó)家重點(diǎn)研發(fā)計(jì)劃、國(guó)家自然科學(xué)基金、中國(guó)科學(xué)院、之江實(shí)驗(yàn)室的相關(guān)項(xiàng)目資助。

IEDM與ISSCC（國(guó)際固態(tài)電路會(huì)議）、VLSI（超大規(guī)模集成電路研討會(huì)）并稱(chēng)集成電路領(lǐng)域的“奧林匹克盛會(huì)”。IEDM大會(huì)始于1954年，是產(chǎn)業(yè)界和學(xué)術(shù)界展現(xiàn)集成電路器件領(lǐng)域最新研究進(jìn)展和成果的重要平臺(tái)。

a. 憶阻器基神經(jīng)元電路；b.神經(jīng)元的放電特性；c. 憶阻器基類(lèi)腦硬件系統(tǒng)；d.性能比較

責(zé)任編輯：YYX