ATE（Automatic Test Equipment）測(cè)試機(jī)在半導(dǎo)體領(lǐng)域是指檢驗(yàn)IC（集成電路）功能完整性的設(shè)備，隨著工藝制程逐漸精進(jìn)，單位芯片面積內(nèi)容納的晶體管數(shù)量也與日俱增，芯片復(fù)雜度及集成度指數(shù)級(jí)增長(zhǎng)，芯片測(cè)試在設(shè)計(jì)、開(kāi)發(fā)、制造和封裝環(huán)節(jié)的重要性更加凸顯，尤其是在芯片設(shè)計(jì)和開(kāi)發(fā)階段，高可靠性測(cè)試能夠極大地規(guī)避流片失敗對(duì)企業(yè)人力和物力造成的巨大創(chuàng)傷。

作為全球著名的ATE測(cè)試機(jī)供應(yīng)商，泰瑞達(dá)（Teradyne）的半導(dǎo)體測(cè)試產(chǎn)品專用于滿足獨(dú)立集成電路、片上系統(tǒng)和系統(tǒng)級(jí)封裝設(shè)備開(kāi)發(fā)人員和制造商的需求，領(lǐng)域涉及汽車、工業(yè)、通信、消費(fèi)者、智能手機(jī)、計(jì)算機(jī)和電子游戲應(yīng)用等。

近日，電子發(fā)燒友記者和泰瑞達(dá)中國(guó)區(qū)銷售副總經(jīng)理黃飛鴻圍繞泰瑞達(dá)Ultra FLEX plus SoC 設(shè)備測(cè)試平臺(tái)以及ATE測(cè)試機(jī)后續(xù)發(fā)展趨勢(shì)進(jìn)行了深入交流，在摩爾定律持續(xù)精進(jìn)的情況下，ATE測(cè)試機(jī)又會(huì)迎來(lái)哪些顯著的變化。

根據(jù)SEMI發(fā)布的統(tǒng)計(jì)數(shù)據(jù)，2020年全球半導(dǎo)體設(shè)備市場(chǎng)規(guī)模達(dá)711.9億美元，同比增長(zhǎng)19.15%。其中，半導(dǎo)體測(cè)試設(shè)備市場(chǎng)規(guī)模達(dá)60.1億美元，同比增長(zhǎng)19.72%。按照SEMI的預(yù)測(cè)數(shù)據(jù)，2022年全球半導(dǎo)體測(cè)試設(shè)備市場(chǎng)規(guī)模預(yù)計(jì)將超過(guò)80億美元。從2020年的統(tǒng)計(jì)情況來(lái)看，在測(cè)試機(jī)、分選機(jī)和探針臺(tái)三類測(cè)試設(shè)備中，測(cè)試機(jī)仍占據(jù)較大份額，占比達(dá)到63.1%。

黃飛鴻表示，“2020年之后芯片代工制程已經(jīng)進(jìn)入5nm，未來(lái)將持續(xù)進(jìn)入3nm、2nm，給ATE測(cè)試機(jī)帶來(lái)很大的挑戰(zhàn)，芯片內(nèi)晶體管數(shù)量的增長(zhǎng)速度超過(guò)本身可測(cè)試設(shè)計(jì)的技術(shù)。同時(shí)，芯片的生命周期越來(lái)越短，消費(fèi)類芯片的迭代周期已經(jīng)縮短至1年，甚至是AI芯片和AP高復(fù)雜度芯片也開(kāi)始逐年迭代。這些都是復(fù)雜性因素，因此我們將這個(gè)時(shí)代定義為復(fù)雜性時(shí)代。”

復(fù)雜性時(shí)代第一個(gè)顯著變化是測(cè)試時(shí)間的增長(zhǎng)，根據(jù)黃飛鴻的描述，如下圖2所示，藍(lán)色線條是大數(shù)字芯片，能夠看出當(dāng)前的測(cè)試時(shí)間相較于2015年已經(jīng)增長(zhǎng)了2.5倍，后續(xù)可能達(dá)到3倍以上的測(cè)試時(shí)間。

而從圖3能夠看出，以前在模擬和射頻芯片里面，測(cè)試時(shí)間所占比重很大的是模擬測(cè)試，而現(xiàn)在隨著工藝越來(lái)越先進(jìn)，Trim測(cè)試這項(xiàng)額外多出來(lái)的測(cè)試所占的時(shí)間比重越來(lái)越高。

復(fù)雜性時(shí)代第二個(gè)顯著的挑戰(zhàn)是每顆芯片的裸片尺寸是不斷增加的，與之相對(duì)應(yīng)的裸片失效的概率也在增加，導(dǎo)致每一片晶圓第一次量產(chǎn)的良率都不高，部分芯片的初次良率已經(jīng)跌破10%。因此，隨著晶體管數(shù)量的增加，滿足最低質(zhì)量標(biāo)準(zhǔn)所需的故障覆蓋率也成為了一個(gè)巨大的挑戰(zhàn)。與此同時(shí)，各行業(yè)對(duì)芯片的要求卻越來(lái)越高。

黃飛鴻特別強(qiáng)調(diào)，復(fù)雜性時(shí)代對(duì)測(cè)試機(jī)的要求是，測(cè)試一定要測(cè)的準(zhǔn)，為管理測(cè)試成本，面對(duì)測(cè)試時(shí)間增加，測(cè)試單元必須更效率。

為了幫助AI 和 5G 網(wǎng)絡(luò)等行業(yè)提升測(cè)試效率，泰瑞達(dá)基于UltraFLEX和IG-XL平臺(tái)方案的成功經(jīng)驗(yàn)推出了UltraFLEX plus。根據(jù)黃飛鴻的介紹，目前UltraFLEX在全球已經(jīng)有接近6000套的裝機(jī)量，而IG-XL平臺(tái)方案在截止到2020年Q3的統(tǒng)計(jì)數(shù)據(jù)顯示已經(jīng)裝機(jī)接近1.4萬(wàn)套，泰瑞達(dá)培養(yǎng)了超過(guò)1萬(wàn)名IG-XL程序開(kāi)發(fā)人員，該代碼庫(kù)已部署在全球超過(guò) 92% 的 IC 制造商中，過(guò)去6年之中，每年全球芯片行業(yè)評(píng)比中，IG-XL連續(xù)六年被評(píng)為使用率NO.1的軟件。基于統(tǒng)一的軟件平臺(tái)，UltraFLEX plus能夠與UltraFLEX無(wú)縫兼容，可以極大地提升測(cè)試工程師的測(cè)試效率。

在談到產(chǎn)品優(yōu)勢(shì)時(shí)黃飛鴻講到，UltraFLEX plus能夠?qū)C量產(chǎn)所需的測(cè)試單元數(shù)量減少了 15%-50%，進(jìn)而提高生產(chǎn)效率。對(duì)于設(shè)計(jì)公司而言，意味著更短的時(shí)間內(nèi)能夠測(cè)出更多的芯片；對(duì)于下游工廠來(lái)說(shuō)，可能只需要買一臺(tái)設(shè)備產(chǎn)出率便等同于原來(lái)1.5臺(tái)設(shè)備。

能夠做到如此顯著的測(cè)試效率提升主要源自UltraFLEX plus上的三大創(chuàng)新。

首先，UltraFLEX plus引入了創(chuàng)新的PACE運(yùn)行架構(gòu)，以最小的工程量創(chuàng)造出最高的測(cè)試單元產(chǎn)能，如下圖5所示，PACE是并發(fā)先進(jìn)指令集架構(gòu)，每個(gè)板卡上面都有自己的CPU可以獨(dú)立運(yùn)算，得益于分布式多控制器 (DMC) 計(jì)算架構(gòu)，以及板卡硬件數(shù)據(jù)帶寬的提高，使得測(cè)試效率顯著提升。

其次，UltraFLEX Plus有Q6到Q12到Q24三種不同的機(jī)臺(tái)配置，并采用全新一代數(shù)字板卡，包括下一代數(shù)字板卡UltraPin2200，新一代用于核心電源供電的板卡UVS64，高密度、高靈活性的通用電源板卡UVS256-HP以及下一代高密度模擬板卡UltraPAC300等。其中，Q24最多可以容納12288個(gè)數(shù)字通道，滿足市面上幾乎所有的需求，更大的測(cè)試頭能夠打造更多測(cè)試工位，且可以降低測(cè)試臺(tái)的PCB層數(shù)，明顯改善電源完整性或者信號(hào)完整性等關(guān)鍵性能，擁有更好的測(cè)試經(jīng)濟(jì)性和測(cè)試效率。

第三，UltraFLEX Plus上面的Broadside應(yīng)用接口簡(jiǎn)化了DIB路由，并改善工位間結(jié)果一致性，從而加快上市時(shí)間。與傳統(tǒng)的ATE相比，Broadside DIB結(jié)構(gòu)，將板卡較原先結(jié)構(gòu)旋轉(zhuǎn)了90度，因此板卡的資源，能夠向芯片區(qū)域并行傳送。這意味著每個(gè)工位，都能夠獲得與之匹配的信號(hào)傳輸路徑。通過(guò)簡(jiǎn)化原本復(fù)雜的 DIB布局，實(shí)現(xiàn)更快的上市時(shí)間、更多的工位數(shù)和更高的PCB良率。

面向未來(lái)，黃飛鴻表示，今年4nm已經(jīng)逐漸開(kāi)始放量，未來(lái)馬上會(huì)引來(lái)3nm和2nm，對(duì)測(cè)試設(shè)備提出的要求有兩項(xiàng)：其一，更高的數(shù)據(jù)率下面如何保證采樣的精度；其二，單芯片集成的晶體管密度指數(shù)級(jí)增長(zhǎng)，掃描量可能超過(guò)1G，對(duì)單通道下面能存儲(chǔ)的向量深度提出了更高要求。UltraFLEX plus的掃描量深度最大可以容納19.2G，目前來(lái)看能夠滿足3nm和2nm需求。