近期，DRAM制造工藝又實(shí)現(xiàn)了一次突破，這次操作來(lái)自于SK海力士，該公司宣布，已成功開(kāi)發(fā)出全球首款采用HKMG（High-K Metal Gate）工藝的LPDDR5X內(nèi)存，采用1αnm制程，該款LPDDR5X與上一代產(chǎn)品相比，功耗降低了25%，數(shù)據(jù)傳輸速率提高了33%，并在JEDEC設(shè)定的1.01V-1.12V超低電壓范圍內(nèi)運(yùn)行。

LPDDR5X用于以手機(jī)為代表的移動(dòng)設(shè)備，它與PC、服務(wù)器用DRAM不同，對(duì)低功耗要求很高，同時(shí)，性能又不能下降太多，通過(guò)采用HKMG工藝，可以更好地保證提高性能地同時(shí)，又降低功耗。

以往，HKMG工藝主要用于邏輯芯片，特別是CPU、GPU等處理器，近些年，隨著市場(chǎng)需求的發(fā)展，特別是5G通信、汽車(chē)智能化、VR/AR和使用AI的邊緣計(jì)算等應(yīng)用場(chǎng)景對(duì)內(nèi)存性能的要求越來(lái)越高，DRAM制程工藝演進(jìn)到了10nm-20nm范圍，此時(shí)，高性能與低功耗的矛盾逐漸凸出，而HKMG是解決這一矛盾體的有效方法，首先是應(yīng)用于非移動(dòng)設(shè)備用DRAM，如服務(wù)器中的DRAM，代表企業(yè)是三星，如今，HKMG被引入移動(dòng)設(shè)備用DRAM，也就是LPDDR，也是一個(gè)標(biāo)志性的跨越。

01、HKMG是何方神圣？

早期，集成電路晶體管柵極材料用的是鋁，采用的相關(guān)配套結(jié)構(gòu)是鋁金屬/二氧化硅，后來(lái)發(fā)展到了多晶硅柵，采用的配套結(jié)構(gòu)是多晶硅柵/二氧化硅，之后又經(jīng)過(guò)一段時(shí)間的發(fā)展，升級(jí)到了多晶硅柵/SiON，2007年，HKMG橫空出世。

提起HKMG工藝的由來(lái)，不得不提到集成電路傳統(tǒng)霸主英特爾，2007年初，英特爾宣布在45nm制程節(jié)點(diǎn)處利用新型High-k（高介電常數(shù)）介質(zhì)材料HfO2（二氧化鉿）來(lái)代替?zhèn)鹘y(tǒng)SiON作為柵介質(zhì)層，以改善柵極漏電流問(wèn)題，同時(shí)利用金屬柵代替多晶硅柵，開(kāi)發(fā)出了HKMG工藝。之所以是45nm，是因?yàn)?a target="_blank">半導(dǎo)體制程按照摩爾定律發(fā)展到這個(gè)節(jié)點(diǎn)時(shí)，晶體管中最先達(dá)到極限的是柵極電介質(zhì)，傳統(tǒng)的柵極電介質(zhì)已無(wú)法滿(mǎn)足晶體管性能提高、體積縮小的要求，易產(chǎn)生漏電流等問(wèn)題，造成晶體管可靠性下降，而高K金屬柵則可以解決這一問(wèn)題。HKMG工藝的最大特點(diǎn)就是介電常數(shù)高，HKMG以金屬氧化物作為柵極電介質(zhì)，與傳統(tǒng)柵極結(jié)構(gòu)相比，可以減少柵極漏電流，降低工作電壓，并提高晶體管可靠性。這是20世紀(jì)60年代以來(lái)，晶體管技術(shù)的重大突破，也是半導(dǎo)體產(chǎn)業(yè)的一項(xiàng)重要?jiǎng)?chuàng)新。

可用作高K金屬柵極電介質(zhì)的金屬氧化物需要具備禁帶寬度高、物理化學(xué)性質(zhì)穩(wěn)定、熱穩(wěn)定性好、可制造薄膜材料、與硅元素兼容、兼容CMOS工藝等特點(diǎn)。HfO2是主流的高K金屬柵極電介質(zhì)材料，在半導(dǎo)體產(chǎn)業(yè)得到廣泛應(yīng)用。但HfO2存在高溫穩(wěn)定性較弱、與硅兼容性較差、沉積薄膜易產(chǎn)生缺陷等缺點(diǎn)，新的高K金屬柵極電介質(zhì)還在開(kāi)發(fā)過(guò)程中。另外，鉿基材料與多晶硅柵的兼容性一直是一個(gè)問(wèn)題，所以需要采用金屬柵。

當(dāng)然，采用HKMG技術(shù)，對(duì)于金屬柵極是有要求的，金屬柵極的選擇受到多種因素的影響，具體就不在此詳述了。

02、DRAM大廠聚焦HKMG

近些年，三星電子，SK海力士、美光這三大存儲(chǔ)芯片廠商競(jìng)相開(kāi)發(fā)10nm-20nm制程級(jí)別DRAM，相繼引入了EUV光刻設(shè)備，這在以前只會(huì)用于制造各種CPU等處理器，可見(jiàn)市場(chǎng)應(yīng)用對(duì)DRAM要求越來(lái)越高，使得這三大廠商必須在制程工藝方面下更多功夫，因此，繼 EUV之后，HKMG成為了另一個(gè)焦點(diǎn)。

2021年，三星電子首次將HKMG工藝用于DDR5，并推動(dòng)了商業(yè)化進(jìn)程。當(dāng)時(shí)，三星電子曾經(jīng)表示，HKMG DDR5內(nèi)存模塊的功耗比傳統(tǒng)工藝減少了約13%，計(jì)劃根據(jù)下一代計(jì)算市場(chǎng)的客戶(hù)需求，適時(shí)將該內(nèi)存商業(yè)化。但是，三星一直沒(méi)有公開(kāi)該款DRAM的商用化案例。今年，TechInsights透露了相關(guān)信息，該芯片已經(jīng)應(yīng)用于一家中國(guó)臺(tái)灣高性能內(nèi)存模塊制造商的產(chǎn)品，據(jù)悉，該款DRAM是16Gb的DDR5，采用了HKMG工藝制造。

作為三星電子的老對(duì)手，DRAM大廠SK海力士自然不會(huì)坐視三星在DRAM技術(shù)方面領(lǐng)先，看到對(duì)手在PC、服務(wù)器用DRAM上采用了HKMG工藝，SK海力士更進(jìn)一步，將該工藝用在了對(duì)功耗要求更高的移動(dòng)設(shè)備DRAM上，也就是前文提到的LPDDR5X。

那么，SK海力士是如何做到的呢？

首先要了解一下DRAM的基本結(jié)構(gòu)，組成DRAM的晶體管有以下幾種：存儲(chǔ)數(shù)據(jù)的單元晶體管(Cell Transistor)，恢復(fù)數(shù)據(jù)的核心晶體管(Core Transistor)，涉及控制邏輯和數(shù)據(jù)輸入/輸出的外圍晶體管(Peripheral Transistor)。隨著技術(shù)的進(jìn)步，單元晶體管在提高DRAM存儲(chǔ)容量方面取得了一些技術(shù)突破。然而，原來(lái)的核心晶體管和外圍晶體管特性越來(lái)越不適合DRAM的應(yīng)用要求，成為了發(fā)展瓶頸，特別是對(duì)于外圍晶體管而言，只有實(shí)現(xiàn)工藝尺寸的進(jìn)一步微縮，才能提高性能，在需要快速提高性能的高端產(chǎn)品中尤為如此。因此，需要一種全新的解決方案來(lái)克服微縮基于多晶硅柵極/SiON的晶體管時(shí)存在的限制，此時(shí)，HKMG工藝就是一個(gè)理想方案。

為了將DRAM的多晶硅柵極/SiON轉(zhuǎn)換為HKMG柵極，需要對(duì)相關(guān)工藝進(jìn)行更改，還必須對(duì)HKMG材料、工藝和集成流程進(jìn)行優(yōu)化，以適合新材料和新工藝。具體來(lái)看，要開(kāi)發(fā)出一套復(fù)雜的工藝（具體情況不得而知，因?yàn)檫@是SK海力士的核心競(jìng)爭(zhēng)力，屬于絕對(duì)的商業(yè)機(jī)密），來(lái)解決以下幾個(gè)問(wèn)題。

一是要解決兼容性問(wèn)題。與多晶硅柵極/SiON相比，HKMG的熱穩(wěn)定性較弱，由于DRAM需要在高溫下進(jìn)行特殊處理，以實(shí)現(xiàn)單元陣列結(jié)構(gòu)，這與邏輯芯片（CPU、GPU等）采用的HKMG工藝有很大不同。因此，DRAM中HKMG工藝的特殊性會(huì)導(dǎo)致其可靠性下降，這就必須對(duì)HKMG工藝和DRAM集成工藝進(jìn)行優(yōu)化，以解決可靠性下降問(wèn)題。

二是新材料控制。需要引入工藝控制措施，例如針對(duì)新材料的測(cè)量方案，以防止現(xiàn)有器件受到新材料和新工藝的影響。

三是要開(kāi)發(fā)具有成本效益的工藝?？赏ㄟ^(guò)工藝集成優(yōu)化，最大限度地減少因引入新材料和新工藝而導(dǎo)致的成本增加。

四是設(shè)計(jì)與測(cè)試優(yōu)化。隨著柵極材料的變化，晶體管特性和可靠性與傳統(tǒng)多晶硅柵極/SiON截然不同，為了最大限度地發(fā)揮HKMG的優(yōu)勢(shì)，增強(qiáng)可靠性，需要新設(shè)計(jì)方案，并優(yōu)化相關(guān)測(cè)試。

總之，通過(guò)將HKMG整合、優(yōu)化成為適用于DRAM工藝的形式，開(kāi)發(fā)出新平臺(tái)，并通過(guò)包括試點(diǎn)操作在內(nèi)的預(yù)驗(yàn)證工藝來(lái)確保方案可行，從而實(shí)現(xiàn)將HKMG工藝用于DRAM量產(chǎn)。

03、結(jié)語(yǔ)

以往，具備低漏電、高性能特性的先進(jìn)制程工藝多用于邏輯芯片，特別是PC、服務(wù)器和智能手機(jī)用CPU，如今，這些工藝開(kāi)始在以DRAM為代表的存儲(chǔ)器中應(yīng)用，再加上EUV等先進(jìn)設(shè)備和工藝的“互通”，邏輯芯片和存儲(chǔ)器的制程節(jié)點(diǎn)和制造工藝越來(lái)越相近。

在上世紀(jì)60年代，當(dāng)CPU剛開(kāi)始批量生產(chǎn)的時(shí)候，其制造工藝就是基于當(dāng)時(shí)的存儲(chǔ)器SRAM的工藝，經(jīng)過(guò)幾十年的發(fā)展，應(yīng)用系統(tǒng)的變遷對(duì)CPU的要求不斷提高，相應(yīng)的制程工藝隨摩爾定律快速發(fā)展。相對(duì)而言，存儲(chǔ)器對(duì)制程的要求沒(méi)有CPU那么高，但隨著應(yīng)用的進(jìn)一步發(fā)展，特別是大數(shù)據(jù)和AI的演進(jìn)，原有存儲(chǔ)器制程的發(fā)展節(jié)奏難以滿(mǎn)足應(yīng)用要求了。因此，存儲(chǔ)器制程工藝緊追了上來(lái)，目前已經(jīng)十分接近以CPU為代表的邏輯芯片了。

這樣的發(fā)展也使得CPU和DRAM之間的工藝壁壘變小了，這也在一定程度上迎合了存算一體發(fā)展趨勢(shì)，也就是將CPU、AI等功能集成進(jìn)DRAM。HKMG工藝在DRAM上的應(yīng)用可以進(jìn)一步促進(jìn)存算一體的發(fā)展。

審核編輯：郭婷