91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      芯和設(shè)計訣竅概述 如何使用3DIC Compiler實現(xiàn)Bump Planning

      Xpeedic ? 來源： Xpeedic ? 作者： Xpeedic ? 2022-11-24 16:58 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      簡介

      3DIC Compiler具有強大的Bump Planning功能。它可在系統(tǒng)設(shè)計初期階段沒有bump library cells的情況下，通過定義pseudo bump region patterns、創(chuàng)建bump regions以及填充pseudo bumps、創(chuàng)建Bumps的連接關(guān)系、為不同net的Bumps著色等操作，快速實現(xiàn)bump原型創(chuàng)建以及復雜bump規(guī)劃設(shè)計。

      本視頻將展示在沒有bump library cells的情況下，3DIC Compiler 如何在GUI界面使用“pseudo” bumps 快速實現(xiàn)Bump Planning，流程包括：

      定義bump region patterns

      創(chuàng)建bump regions以及填充pseudo bumps

      快速assign nets到對應的Bumps

      為不同net的Bumps著色


      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 3DIC
        +關(guān)注

        關(guān)注

        3

        文章

        91

        瀏覽量

        20129
      • 芯和半導體
        +關(guān)注

        關(guān)注

        0

        文章

        125

        瀏覽量

        32229

      原文標題：【芯和設(shè)計訣竅視頻】如何使用3DIC Compiler實現(xiàn)Bump Planning

      文章出處：【微信號：Xpeedic，微信公眾號：Xpeedic】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        3DIC集成技術(shù)的種類介紹

        3D集成技術(shù)至少包含3DIC集成和3DIC封裝兩個核心概念。顧名思義，兩者均采用垂直方向堆疊芯片的方式實現(xiàn)集成，但核心區(qū)別在于，3DIC集成
        的頭像 發(fā)表于 03-09 16:00 ?199次閱讀
        <b class='flag-5'>3DIC</b>集成技術(shù)的種類介紹

        2.3DIC集成技術(shù)簡介

        在2.3DIC集成工藝中，精細金屬線寬/線距（L/S）重分布層（RDL）基板（或有機轉(zhuǎn)接板）與積層封裝基板或高密度互連（HDI）板采用分開制造的方式，兩者完成各自制備后，通過焊點實現(xiàn)互連，并采用底部
        的頭像 發(fā)表于 03-06 15:03 ?285次閱讀
        2.3<b class='flag-5'>DIC</b>集成技術(shù)簡介

        晶圓級封裝Bump制作中錫膏和助焊劑的應用解析

        本文聚焦晶圓級封裝 Bump 制作中錫膏與助焊劑的核心應用，以焊料印刷法、植球法為重點展開。印刷法中，錫膏是凸點主體，需依凸點尺寸選 6/7 號超細粉，助焊劑融入其中實現(xiàn)氧化清除與潤濕；植球法里錫膏
        的頭像 發(fā)表于 11-22 17:00 ?888次閱讀
        晶圓級封裝<b class='flag-5'>Bump</b>制作中錫膏和助焊劑的應用解析

        晶圓級封裝（WLP）中Bump凸點工藝：4大實現(xiàn)方式的技術(shù)細節(jié)與場景適配

        在晶圓級封裝（WLP）中，Bump 凸點是芯片與基板互連的關(guān)鍵，主流實現(xiàn)方式有電鍍法、焊料印刷法、蒸發(fā) / 濺射法、球放置法四類，差異顯著。選型需結(jié)合凸點密度、成本預算與應用特性，平衡性能與經(jīng)濟性。
        的頭像 發(fā)表于 10-23 14:49 ?2397次閱讀
        晶圓級封裝（WLP）中<b class='flag-5'>Bump</b>凸點工藝：4大<b class='flag-5'>實現(xiàn)</b>方式的技術(shù)細節(jié)與場景適配

        Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

        Socionext Inc.（以下簡稱“Socionext”）宣布，其3DIC設(shè)計現(xiàn)已支持面向消費電子、人工智能(AI)和高性能計算(HPC)數(shù)據(jù)中心等多種應用。通過結(jié)合涵蓋Chiplet、2.5D
        的頭像 發(fā)表于 09-24 11:09 ?2644次閱讀
        Socionext推出<b class='flag-5'>3</b>D芯片堆疊與5.5D封裝技術(shù)

        創(chuàng)造歷史，芯和半導體成為首家獲得工博會CIIF大獎的國產(chǎn)EDA

        作為國內(nèi)集成系統(tǒng)設(shè)計EDA專家，芯和半導體科技（上海）股份有限公司憑借其自主研發(fā)的3DIC Chiplet先進封裝仿真平臺Metis，從五百多家參選企業(yè)中脫穎而出，斬獲第二十五屆中國國際工業(yè)博覽會CIIF大獎，這也是該獎項歷史上首次出現(xiàn)國產(chǎn)EDA的身影。
        的頭像 發(fā)表于 09-24 10:38 ?4876次閱讀
        創(chuàng)造歷史，<b class='flag-5'>芯</b>和半導體成為首家獲得工博會CIIF大獎的國產(chǎn)EDA

        臺積電日月光主導，3DIC先進封裝聯(lián)盟正式成立

        9月9日，半導體行業(yè)迎來重磅消息，3DIC 先進封裝制造聯(lián)盟（3DIC Advanced Manufacturing Alliance，簡稱 3DIC AMA）正式宣告成立，該聯(lián)盟由行業(yè)巨頭臺積電
        的頭像 發(fā)表于 09-15 17:30 ?1130次閱讀

        芯動科技與知存科技達成深度合作

        隨著3D堆疊方案憑借低功耗、高帶寬特性，有望成為下一代移動端高端熱門技術(shù)。芯動科技瞄準3DIC市場，與全球領(lǐng)先的存算一體芯片企業(yè)知存科技達成深度合作，正式量產(chǎn)面向Face2Face鍵合(F2F)系列高速接口IP解決方案。
        的頭像 發(fā)表于 08-27 17:05 ?1352次閱讀

        3DIC 測試革新：AI 驅(qū)動的 ModelOps 如何重構(gòu)半導體制造效率？

        （PDFSolutions）推出的ModelOps系統(tǒng)完整版（第一階段），正是為破解這一困局而生，把AI模型從“實驗室”快速推向“量產(chǎn)線”，通過端到端平臺實現(xiàn)從訓練到
        的頭像 發(fā)表于 08-19 13:45 ?1054次閱讀
        <b class='flag-5'>3DIC</b> 測試革新：AI 驅(qū)動的 ModelOps 如何重構(gòu)半導體制造效率？

        聊聊倒裝芯片凸點（Bump）制作的發(fā)展史

        凸點（Bump）是倒裝芯片的“神經(jīng)末梢”，其從金凸點到Cu-Cu鍵合的演變，推動了芯片從平面互連向3D集成的跨越。未來，隨著間距縮小至亞微米級、材料與工藝的深度創(chuàng)新，凸點將成為支撐異構(gòu)集成、高帶寬芯片的核心技術(shù)，在AI、5G、汽車電子等領(lǐng)域發(fā)揮關(guān)鍵作用。
        的頭像 發(fā)表于 08-12 09:17 ?5613次閱讀
        聊聊倒裝芯片凸點（<b class='flag-5'>Bump</b>）制作的發(fā)展史

        上海立芯亮相第五屆RISC-V中國峰會

        上海立芯軟件科技有限公司的四款核心產(chǎn)品——LeCompiler(數(shù)字設(shè)計全流程平臺)、LePI(電源完整性平臺)、LePV(物理驗證與簽核平臺)及Le3DIC(3D-IC設(shè)計平臺解決方案)一經(jīng)亮相
        的頭像 發(fā)表于 07-26 10:42 ?1225次閱讀

        行芯科技亮相第三屆芯粒開發(fā)者大會

        在剛剛于無錫圓滿落幕的第三屆芯粒開發(fā)者大會——這場匯聚全球頂尖芯片企業(yè)、科研機構(gòu)及產(chǎn)業(yè)鏈專家的盛會上，行芯科技作為國內(nèi)Signoff領(lǐng)域的領(lǐng)軍企業(yè)，受邀發(fā)表了主題演講《面向3DIC的Signoff挑戰(zhàn)與行
        的頭像 發(fā)表于 07-18 10:22 ?977次閱讀

        混合鍵合（Hybrid Bonding）工藝介紹

        所謂混合鍵合（hybrid bonding），指的是將兩片以上不相同的Wafer或Die通過金屬互連的混合鍵合工藝，來實現(xiàn)三維集成，在Hybrid Bonding前，2D，2.5D及3D封裝都是采用
        的頭像 發(fā)表于 07-10 11:12 ?3514次閱讀
        混合鍵合（Hybrid Bonding）工藝介紹

        行芯科技亮相2025世界半導體博覽會

        此前，2025年6月20日-22日，全球半導體行業(yè)盛會——世界半導體博覽會在南京國際博覽中心盛大開幕。行芯科技受邀參與EDA/IP核產(chǎn)業(yè)發(fā)展高峰論壇，面對摩爾定律破局關(guān)鍵的3DIC技術(shù)，作為“守門員
        的頭像 發(fā)表于 06-26 15:05 ?1257次閱讀

        行芯科技揭示先進工藝3DIC Signoff破局之道

        學術(shù)會議”上，行芯科技CEO賀青博士基于最近與Top設(shè)計公司合作成功流片的先進工藝3DIC項目經(jīng)驗，發(fā)表了題為《面向3DIC的Signoff挑戰(zhàn)與行芯科技創(chuàng)新策略》的演講，為行業(yè)帶來了
        的頭像 發(fā)表于 06-12 14:22 ?1247次閱讀