文章來(lái)源：學(xué)習(xí)那些事

原文作者：前路漫漫

本文介紹了什么是2.3DIC集成工藝和它的工藝。

在2.3DIC集成工藝中，精細(xì)金屬線(xiàn)寬/線(xiàn)距（L/S）重分布層（RDL）基板（或有機(jī)轉(zhuǎn)接板）與積層封裝基板或高密度互連（HDI）板采用分開(kāi)制造的方式，兩者完成各自制備后，通過(guò)焊點(diǎn)實(shí)現(xiàn)互連，并采用底部填充料進(jìn)行保護(hù)，最終形成混合基板結(jié)構(gòu)。得益于臨時(shí)玻璃晶圓/面板的輔助制造工藝，精細(xì)金屬L/S基板能夠?qū)崿F(xiàn)2μm的線(xiàn)寬/線(xiàn)距規(guī)格，同時(shí)保持較高的生產(chǎn)良率。正是這種工藝優(yōu)勢(shì)，使得2.3DIC集成的互連密度高于2.1DIC集成。

目前，有機(jī)轉(zhuǎn)接板的制備方法至少有3種，具體分別為：①傳統(tǒng)半加成工藝（semi-additive process，SAP）/印刷電路板（PCB）方法；②先上晶扇出型方法；③后上晶扇出型方法。表1對(duì)這3種制備方法進(jìn)行了全面對(duì)比，從對(duì)比結(jié)果中可得出以下結(jié)論：①由于需要額外進(jìn)行晶圓凸點(diǎn)制備、芯片與RDL基板鍵合以及底部填充等工序，SAP/PCB方法和后上晶扇出型方法的成本相對(duì)高于先上晶扇出型方法；②從承載能力來(lái)看，SAP/PCB方法和后上晶扇出型方法能夠承載更大尺寸的芯片以及更大規(guī)格的封裝結(jié)構(gòu)；③在精細(xì)度方面，后上晶扇出型方法可實(shí)現(xiàn)RDL基板最小的金屬線(xiàn)寬/線(xiàn)距（L/S）。

SAP/PCB方法

神鋼（Shinko）株式會(huì)社研發(fā)了無(wú)芯板有機(jī)轉(zhuǎn)接板，2012年該公司提出采用無(wú)芯板封裝基板替代硅通孔（TSV）轉(zhuǎn)接板，具體結(jié)構(gòu)如下圖所示?？梢悦鞔_的是，無(wú)芯板有機(jī)轉(zhuǎn)接板的制造成本遠(yuǎn)低于TSV/RDL轉(zhuǎn)接板，但該類(lèi)型轉(zhuǎn)接板的翹曲控制一直是生產(chǎn)過(guò)程中的技術(shù)難題。

思科（Cisco）公司也開(kāi)發(fā)了專(zhuān)屬有機(jī)轉(zhuǎn)接板，下圖所示為該公司設(shè)計(jì)的基于大尺寸有機(jī)轉(zhuǎn)接板（無(wú)TSV結(jié)構(gòu)），結(jié)合窄節(jié)距、窄線(xiàn)寬互連工藝制造的芯粒及異質(zhì)集成封裝結(jié)構(gòu)。該有機(jī)轉(zhuǎn)接板尺寸為38mm×30mm×0.4mm，共包含12層結(jié)構(gòu)，具體分層為5層頂部走線(xiàn)層、2層芯板層和5層底部走線(xiàn)層（5-2-5結(jié)構(gòu)）；與之搭配的封裝基板尺寸為50mm×50mm，共包含4層結(jié)構(gòu)，分別為1層頂部走線(xiàn)層、2層芯板層和1層底部走線(xiàn)層（1-2-1結(jié)構(gòu)）。有機(jī)轉(zhuǎn)接板正面與背面的最小金屬線(xiàn)寬（L）、線(xiàn)距（S）及金屬層厚度完全一致，分別為6μm、6μm和10μm；轉(zhuǎn)接板（基板）共計(jì)10層走線(xiàn)層，內(nèi)部通孔尺寸為20μm。在封裝布局上，1顆尺寸為19.1mm×24mm×0.75mm的專(zhuān)用集成電路（application-specific integrated circuit，ASIC）芯片，與另外4顆由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（dynamic random-access memory，DRAM）堆疊形成的高帶寬存儲(chǔ)器（high bandwidth memory，HBM）共同搭載于有機(jī)轉(zhuǎn)接板上方。單顆3D HBM芯片尺寸為5.5mm×7.7mm×0.48mm，由1顆底部緩沖芯片和4顆DRAM核芯片組成，芯片之間通過(guò)硅通孔（through silicon via，TSV）及帶有焊料帽的窄節(jié)距微凸點(diǎn)實(shí)現(xiàn)互連；有機(jī)轉(zhuǎn)接板正面焊盤(pán)尺寸為30μm，焊盤(pán)節(jié)距為55μm。

先上晶扇出型方法

2013年，星科金朋（Stats ChiPAC）提出采用先上晶扇出型倒裝芯片（fan-out chip-first flip-chip, FOFC）技術(shù)——即嵌入式晶圓級(jí)焊球陣列（embedded wafer level ball grid array, eWLB）技術(shù)，在芯片表面直接制作RDL，以此實(shí)現(xiàn)芯片大部分橫向與縱向通信功能。根據(jù)相關(guān)專(zhuān)利（U.S.9484319B2，2011年12月23日提交）描述，該技術(shù)的核心目的是采用RDL（無(wú)芯有機(jī)轉(zhuǎn)接板）替代傳統(tǒng)的TSV轉(zhuǎn)接板、微凸點(diǎn)及底部填充料，該專(zhuān)利于2016年11月1日正式獲得授權(quán)。此后，聯(lián)發(fā)科（MediaTek）、日月光（ASE）和臺(tái)積電（TSMC）等企業(yè)均開(kāi)展了相關(guān)技術(shù)的研發(fā)工作。圖4所示為日月光研發(fā)的扇出型板上芯片（fan-out chip-on-substrate，F(xiàn)OCoS）技術(shù)，該技術(shù)先在臨時(shí)晶圓承載片上采用先上晶且面朝下的方式實(shí)現(xiàn)扇出，隨后通過(guò)模壓環(huán)氧模塑料（epoxy molding compound，EMC）完成包封工藝。

后上晶扇出型方法

目前已有多家企業(yè)開(kāi)展后上晶（或先上RDL）方法的研發(fā)，旨在制備精細(xì)金屬L/S RDL基板（或有機(jī)轉(zhuǎn)接板），以替代TSV轉(zhuǎn)接板實(shí)現(xiàn)2.3DIC集成，其中包括矽品科技（SPIL）、三星（Samsung）、日月光（ASE）、臺(tái)積電（TSMC）、神鋼（Shinko）及欣興電子（Unimicron）等。多數(shù)企業(yè)在制造RDL基板時(shí)，均會(huì)采用臨時(shí)晶圓作為支撐片。

精細(xì)金屬L/S基板與積層封裝基板或高密度互連（HDI）基板，同樣可與互連層進(jìn)行搭配使用，這一應(yīng)用方式與相關(guān)研究報(bào)道所述基本一致，核心區(qū)別在于采用互連層替代了傳統(tǒng)的焊點(diǎn)和底部填充料，具體結(jié)構(gòu)如下圖所示。

?