聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
集成電路
+關(guān)注
關(guān)注
5453文章
12587瀏覽量
374815
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
集成電路制造中常用濕法清洗和腐蝕工藝介紹
集成電路濕法工藝是指在集成電路制造過(guò)程中,通過(guò)化學(xué)藥液對(duì)硅片表面進(jìn)行處理的一類關(guān)鍵技術(shù),主要包括濕法清洗、化學(xué)機(jī)械拋光、無(wú)應(yīng)力拋光和電鍍四大類。這些工藝貫穿于芯片制造的多個(gè)關(guān)鍵環(huán)節(jié),直
【「芯片設(shè)計(jì)基石——EDA產(chǎn)業(yè)全景與未來(lái)展望」閱讀體驗(yàn)】+ 全書(shū)概覽
的決定》。隨后是扉頁(yè)和版權(quán)頁(yè),接著是三個(gè)序,序一中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)副理事長(zhǎng)、集成電路設(shè)計(jì)分會(huì)理事長(zhǎng)王芹生的逐夢(mèng)“芯”程:中國(guó)EDA產(chǎn)業(yè)的崛起之路;序二中國(guó)工程院院士吳漢明的領(lǐng)航“芯”程:中國(guó)EDA產(chǎn)業(yè)
發(fā)表于 01-20 19:27
【「芯片設(shè)計(jì)基石——EDA產(chǎn)業(yè)全景與未來(lái)展望」閱讀體驗(yàn)】--全書(shū)概覽
國(guó)內(nèi)集成電路設(shè)計(jì)EDA行業(yè)領(lǐng)頭羊一員,以實(shí)事求是、開(kāi)拓創(chuàng)新,積極進(jìn)取精神 向讀者展現(xiàn)講解,也是在激勵(lì)集成電路EDA產(chǎn)業(yè)不斷發(fā)展壯大,勇立潮頭。
發(fā)表于 01-18 17:50
上海重磅發(fā)文:扶持集成電路產(chǎn)業(yè)、攻堅(jiān)裝備與光刻膠!
未來(lái),上海將加快先導(dǎo)產(chǎn)業(yè)戰(zhàn)略引領(lǐng)。支持集成電路企業(yè)瞄準(zhǔn)裝備、先進(jìn)工藝、光刻膠材料、3D封裝,實(shí)現(xiàn)全產(chǎn)業(yè)鏈突破,培育一批具有國(guó)際競(jìng)爭(zhēng)力的龍頭企業(yè)。同時(shí)深化全棧創(chuàng)新,推動(dòng)高性能智算芯片加快
煥新啟航·品質(zhì)躍升 IICIE國(guó)際集成電路創(chuàng)新博覽會(huì),構(gòu)建全球集成電路全產(chǎn)業(yè)鏈生態(tài)平臺(tái)
為積極響應(yīng)國(guó)家集成電路創(chuàng)新發(fā)展戰(zhàn)略部署,加快推進(jìn)集成電路產(chǎn)業(yè)良性發(fā)展生態(tài),原“SEMI-e深圳國(guó)際半導(dǎo)體展暨集成電路產(chǎn)業(yè)創(chuàng)新展”正式升級(jí)為“
集成電路制造中薄膜刻蝕的概念和工藝流程
薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝:若將薄膜淀積視為 “加法工藝”(通過(guò)材料堆積形成薄膜),則薄膜刻蝕可稱為 “減法工藝”(通過(guò)材料去除實(shí)現(xiàn)圖形化)。通過(guò)這一 “減”
PDK在集成電路領(lǐng)域的定義、組成和作用
PDK(Process Design Kit,工藝設(shè)計(jì)套件)是集成電路設(shè)計(jì)流程中的重要工具包,它為設(shè)計(jì)團(tuán)隊(duì)提供了與特定制造工藝節(jié)點(diǎn)相關(guān)的設(shè)計(jì)信息。PDK 是集成電路設(shè)計(jì)和制造之間的橋梁
集成電路產(chǎn)業(yè)迎利好!兩部門聯(lián)合發(fā)布計(jì)量支撐行動(dòng)方案
舉措被視為我國(guó)集成電路產(chǎn)業(yè)發(fā)展的又一重要政策利好?!斗桨浮分赋?,要針對(duì)集成電路產(chǎn)業(yè)的實(shí)際需求,集中力量解決核心計(jì)量技術(shù)問(wèn)題。其中,重點(diǎn)突破扁平化量值傳遞技術(shù),攻克
CMOS超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí)
本節(jié)將介紹 CMOS 超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí),重點(diǎn)將放在工藝流程的概要和不同工藝步驟對(duì)器件及電路性能的影響上。
電機(jī)驅(qū)動(dòng)與控制專用集成電路及應(yīng)用
的功率驅(qū)動(dòng)部分。前級(jí)控制電路容易實(shí)現(xiàn)集成,通常是模擬數(shù)字混合集成電路。對(duì)于小功率系統(tǒng),末級(jí)驅(qū)動(dòng)電路也已集成化,稱之為功率
發(fā)表于 04-24 21:30
中國(guó)集成電路大全 接口集成電路
資料介紹本文系《中國(guó)集成電路大全》的接口集成電路分冊(cè),是國(guó)內(nèi)第一次比較系統(tǒng)地介紹國(guó)產(chǎn)接口集成電路的系列、品種、特性和應(yīng)用方而知識(shí)的書(shū)籍。全書(shū)共有總表、正文和附錄三部分內(nèi)容??偙聿糠至杏?/div>
發(fā)表于 04-21 16:33
概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹
ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái),為集成電路設(shè)計(jì)、CAD、工藝開(kāi)發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用平臺(tái)。
最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋晶圓工藝到后端封測(cè)
的工藝模型概況,用流程圖將硅片制造的主要領(lǐng)域連接起來(lái);具體講解每一個(gè)主要工藝;集成電路裝配和封裝的后部工藝概況。此外,各章為讀者提供了關(guān)于質(zhì)量測(cè)量和故障排除的問(wèn)題,這些都是會(huì)在硅片制造
發(fā)表于 04-15 13:52
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝,特別聚焦于0.18μm工藝節(jié)點(diǎn)及其前后的變化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序詳解;0.18μmCMOS后段鋁互連
9.2.3 晶錠切斷工藝∈《集成電路產(chǎn)業(yè)全書(shū)》

評(píng)論