莎士比亞在《羅密歐與朱麗葉》中寫道：

“名字有何重要？玫瑰不叫玫瑰，依舊芳香如故?！?/p>

然而在過去 10 年中，尤其是過去 5 年左右，每當(dāng)我們將不止一個(gè)晶粒置于一個(gè)封裝內(nèi)時(shí)，我們就想為其增加一個(gè)新的命名：

命名發(fā)展

More than Moore，即超越摩爾

朗朗上口，但涉及了許多其他方面的內(nèi)容

系統(tǒng)級(jí)封裝, 即SiP

System-in-Package：既準(zhǔn)確又通用

3D-IC

十分貼切，只是沒有清楚表明 3D-IC 是否包含 2.5D IC

2.5D

這是此類設(shè)計(jì)的一個(gè)子集，僅涵蓋中介層上的晶粒

……此外還有很多不同的專用名詞，顯然不適合用作整個(gè)行業(yè)的通用名稱。

最新出現(xiàn)的一個(gè)名稱是“異構(gòu)集成（heterogeneous integration）”或“3D 異構(gòu)集成（3D heterogeneous integration）”，目前的關(guān)注度越來越高。這個(gè)詞涵蓋的內(nèi)容非常豐富，從向處理器添加"高帶寬存儲(chǔ)器 (HBM) "堆棧，到 Intel的 Ponte Vecchio 產(chǎn)品（復(fù)雜性方面的登峰造極者）——

在 5 個(gè)不同的制程節(jié)點(diǎn)上裝進(jìn)了超過 47 塊小芯片（chiplets），晶體管總數(shù)量超過 1000 億！

這是當(dāng)之無愧的異構(gòu)集成！

但是，“異構(gòu)集成”這一詞語依然存在一個(gè)問題：我們?cè)撊绾畏Q呼采用這種技術(shù)的設(shè)計(jì)？我認(rèn)為，“系統(tǒng)級(jí)封裝”(SiP) 一詞就很貼切。所以說，異構(gòu)集成是用于創(chuàng)建 SiP 的技術(shù)。

顯然，與異構(gòu)集成形成鮮明對(duì)比的是同構(gòu)集成，即系統(tǒng)級(jí)芯片 (SoC)。同構(gòu)集成最大的缺點(diǎn)在于，必須在同一個(gè)半導(dǎo)體制程節(jié)點(diǎn)中完成所有組件。如果需要集成差別較大的模塊，例如光子學(xué)、射頻、模擬、DRAM、MRAM 等等，這項(xiàng)工作就會(huì)變得非常棘手。

挑戰(zhàn)來自成本方面，而不是技術(shù)。例如，我們知道如何將 DRAM 擺放在邏輯晶粒上，但實(shí)際上，即使芯片上有非 DRAM 的部分（DRAM 掩膜是空白的），我們也要為它們支付成本。同構(gòu)集成的另一個(gè)問題是晶粒的尺寸可能會(huì)非常大。如果尺寸過大，晶?？赡軙?huì)超出光刻極限，最終將無法制造。但即便沒有超出極限，如果芯片面積相同，與四個(gè)單獨(dú)的小晶粒相比，大晶粒的良率也會(huì)比較差。

《異構(gòu)集成 (HI) 與系統(tǒng)級(jí)芯片 (SoC) 有何區(qū)別？》一文詳細(xì)講述了這兩種設(shè)計(jì)工藝之間的區(qū)別以及各自的優(yōu)勢和注意事項(xiàng)，歡迎點(diǎn)擊閱讀。

COTS 小芯片

自動(dòng)化程度更高的異構(gòu)集成流程存在很多技術(shù)挑戰(zhàn)。但最值得關(guān)注的問題是在商業(yè)領(lǐng)域。在此強(qiáng)調(diào)：這些問題暫時(shí)還沒有答案。

COTS 指的是“commercial off the shelf（即商用現(xiàn)成品）”。通常情況下，它用于國防等專門行業(yè)，將可以輕松購買的芯片與必須為特定用途設(shè)計(jì)的專門芯片區(qū)分開來。關(guān)于異構(gòu)集成，最值得關(guān)注的問題之一是 COTS 小芯片是否可用。或許最極端的情況是，能否用Intel的微處理器、NVIDIA的 GPU 和Qualcomm的 5G 調(diào)制解調(diào)器來構(gòu)建一個(gè) SiP？

目前已經(jīng)有一些 COTS 小芯片（或小芯片堆棧）是可用的，如高帶寬存儲(chǔ)器 (HBM) 和 CMOS 圖像傳感器 (CIS) 視覺/AI 子系統(tǒng)。

為了擴(kuò)大這一市場，讓 COTS 小芯片可用，有幾個(gè)重大問題需要解決：

小芯片將以芯片的形式提供，還是僅僅作為授權(quán) IP 提供？

如果有實(shí)際的小芯片可用，那么誰將持有庫存？

這是否仍將是一個(gè)“酒香不怕巷子深”的市場，依然要按需生產(chǎn)小芯片，只有在收到確定的訂單后才會(huì)進(jìn)行生產(chǎn)？

誰來管理小芯片的生產(chǎn)運(yùn)營？

是否會(huì)出現(xiàn)新的公司來創(chuàng)造/服務(wù)這個(gè)市場？

這些問題在很大程度上歸結(jié)為誰將承擔(dān)財(cái)務(wù)風(fēng)險(xiǎn)：最終用戶、中間商（如分銷商）、設(shè)計(jì)小芯片的公司、代工廠，還是其他公司或供應(yīng)商。就像任何價(jià)值鏈一樣，所有參與者都希望將自己獲得的收入/利潤最大化，并試圖將其他供應(yīng)商商品化。當(dāng)然，如果每個(gè)人在這方面都過于激進(jìn)，那么就很有可能釀成殺雞取卵的悲劇。或者變成揠苗助長，那么這種市場將永遠(yuǎn)不會(huì)成熟。

3D-IC 有望在網(wǎng)絡(luò)、圖形、AI/ML 和高性能計(jì)算等領(lǐng)域產(chǎn)生廣泛影響，特別是對(duì)于需要超高性能、低功耗器件的應(yīng)用而言。具體的應(yīng)用領(lǐng)域包括多核 CPUs、GPUs、數(shù)據(jù)包緩沖器/路由器、智能手機(jī)和 AI/ML 應(yīng)用。

從設(shè)計(jì)的角度來看，要實(shí)現(xiàn)真正的 3D 集成，需要對(duì)某些設(shè)計(jì)工具進(jìn)行一些加強(qiáng)。尤其在架構(gòu)分析、熱分析、多裸片間的排置、時(shí)序、測試和驗(yàn)證方面的功能都需要提升。此外，還需要新的系統(tǒng)級(jí)功能，如頂層規(guī)劃和優(yōu)化、芯片裸片（die）之間和晶粒（chiplet）之間的信號(hào)完整性和 IC/封裝協(xié)同設(shè)計(jì)。