AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的編程和選擇的操作模式生成各種類型的AXI事務(wù)。是一個比較好用的AXI4協(xié)議測試源或者AXI外設(shè)的初始化配置接口。
ATG(AXI Traffic Generator)IP的GUI如下圖所示。
AXI Traffic Generator是一個完全可綜合的符合AXI4標(biāo)準(zhǔn)的核心,具有以下特點(diǎn):
- 可根據(jù)不同的流量配置選項(xiàng)生成和接受數(shù)據(jù)。
- 可配置的主AXI4接口地址寬度。
- 支持讀/寫主端口之間的相關(guān)/獨(dú)立事務(wù),并具有可配置的延遲。
- 可編程的重復(fù)計(jì)數(shù),對于每個事務(wù)可以使用恒定/遞增/隨機(jī)地址。
- 在AXI接口上為預(yù)定義的協(xié)議生成特定IP流量。

該IP的主要特性為:
- AXI4 接口適用于寄存器訪問和數(shù)據(jù)傳輸;
- 支持多種模式工作(AXI4 Master,AXI4-Lite Master, and AXI4-Stream Master);
- 高度靈活的數(shù)據(jù)位寬:32/64/128/256/512 axistream:8-1024;
- 高度靈活的地址位寬:32-64;
- 可為處理器資源較少系統(tǒng)中的系統(tǒng)初始化提供 AXI4-Lite 主接口支持;
- 中斷引腳,指示內(nèi)核已完成流量生成;
- 錯誤中斷引腳,指示內(nèi)核工作期間出現(xiàn)的錯誤??赏ㄟ^讀取錯誤寄存器,了解所出現(xiàn)的錯誤;
- 內(nèi)部 RAM(CMDRAM、PARAMRAM 和 MSTRAM)的初始化支持允許用戶針對所需的流量特性分析初始化所有 RAM 的內(nèi)容;
它支持6種工作模式:

如下圖所示,在IP生成的時候可以在AXI4選項(xiàng)下選擇Advanced、Basic、Static三種模式;

AXI4-Stream模式如下圖所示:

如下圖所示,在IP生成的時候AXI4-Lite選項(xiàng)可以選擇System Init和Test Mode兩種模式;

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1660文章
22406瀏覽量
636045 -
寄存器
+關(guān)注
關(guān)注
31文章
5608瀏覽量
129931 -
接口
+關(guān)注
關(guān)注
33文章
9518瀏覽量
156991 -
Xilinx
+關(guān)注
關(guān)注
73文章
2200瀏覽量
131098 -
AXI
+關(guān)注
關(guān)注
1文章
145瀏覽量
17931
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Xilinx zynq AXI總線全面解讀
AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一種總線協(xié)議, Xilinx從 6 系列的 FPGA 開始對 AXI 總線提供支持,目前使
ARM+FPGA開發(fā):基于AXI總線的GPIO IP創(chuàng)建
FPGA+ARM是ZYNQ的特點(diǎn),那么PL部分怎么和ARM通信呢,依靠的就是AXI總線。這個實(shí)驗(yàn)是創(chuàng)建一個基于AXI總線的GPIO IP,利用PL的資源來擴(kuò)充GPIO資源。通過這個實(shí)驗(yàn)
XILINX FPGA IP之Clocking Wizard詳解
鎖相環(huán)基本上是每一個fpga工程必不可少的模塊,之前文檔xilinx 7 系列FPGA時鐘資源對xilinx fpga的底層時鐘資源做過說明
發(fā)表于 06-12 17:42
?9215次閱讀
XILINX FPGA IP之MMCM PLL DRP時鐘動態(tài)重配詳解
上文XILINX FPGA IP之Clocking Wizard詳解說到時鐘IP的支持動態(tài)重配的,本節(jié)介紹通過DRP進(jìn)行MMCM PLL的重
發(fā)表于 06-12 18:24
?1.7w次閱讀
Xilinx FPGA IP之Block Memory Generator功能概述
Xilinx Block Memory Generator(BMG)是一個先進(jìn)的內(nèi)存構(gòu)造器,它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。
Xilinx FPGA IP之Block Memory Generator AXI接口說明
之前的文章對Block Memory Generator的原生接口做了說明和仿真,本文對AXI接口進(jìn)行說明。
Xilinx FPGA片內(nèi)ROM實(shí)例之ROM配置
Xilinx FPGA入門連載44:FPGA片內(nèi)ROM實(shí)例之ROM配置特權(quán)同學(xué),版權(quán)所有配套例程和更多資料下載鏈接:http://pan.baidu.com/s/1jGjAhEm 1
發(fā)表于 01-09 16:02
AXI 代碼 不通過 AXI Protocol Checker IP 的檢測
Checker IP 的檢測呢 ? https://www.xilinx.com/support/documentation/ip_documentation/axi_protoco
發(fā)表于 02-28 13:44
Xilinx的LogiCORE IP Video In to AXI4
Xilinx的視頻的IP CORE 一般都是 以 AXI4-Stream 接口。 先介紹一下, 這個IP的作用。 下面看一下這個IP 的接口
發(fā)表于 02-08 08:36
?901次閱讀
FPGA開發(fā)之算法開發(fā)System Generator
的對應(yīng)關(guān)系: System generator 安裝之后會在Simulin模塊庫中添加一些Xilinx FPGA專用的模塊庫,包括Basic Element,Communication,Control
發(fā)表于 11-17 14:29
?9037次閱讀
如何使用Xilinx AXI進(jìn)行驗(yàn)證和調(diào)試
了解如何使用Xilinx AXI驗(yàn)證IP有效驗(yàn)證和調(diào)試AXI接口。
該視頻回顧了使用的好處,以及如何使用示例設(shè)計(jì)進(jìn)行模擬。
FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)
上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進(jìn)行了說明,本文對AXI4接口的信號進(jìn)行說明。
FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)
上文FPGA IP之AXI4協(xié)議1_信號說明把AXI協(xié)議5個通道的接口信息做了說明,本文對上文說的信號進(jìn)行詳細(xì)說明。
基于Xilinx FPGA AXI-EMC IP的EMIF通信測試
外部存儲器接口( EMIF )通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸,即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI-EMC
XILINX FPGA IP之AXI Traffic Generator
評論