來源：臺(tái)積電

封裝使用硅光子技術(shù)來改善互連

圖片來源: ISSCC

芯片巨頭臺(tái)積電（TSMC）近日發(fā)布了用于高性能計(jì)算和人工智能芯片的新封裝平臺(tái)，該平臺(tái)利用硅光子技術(shù)改善互連。

臺(tái)積電業(yè)務(wù)開發(fā)副總裁 Kevin Zhang在 ISSCC 2024 IEEE 國(guó)際固態(tài)電路大會(huì)上表示，開發(fā)這項(xiàng)技術(shù)是為了提高人工智能加速器的性能，可以通過增加更多高帶寬內(nèi)存和芯片來實(shí)現(xiàn)。

要增加更多的 HBM 和芯片組，還必須增加更多的內(nèi)插器和片上基板，這可能會(huì)導(dǎo)致互連和電源方面的問題。

Zhang解釋說，臺(tái)積電的新封裝技術(shù)通過硅光子技術(shù)，使用光纖代替 I/O 傳輸數(shù)據(jù)。這位副總經(jīng)理沒有提及該技術(shù)的商業(yè)化時(shí)間。

該技術(shù)的另一個(gè)有趣因素是，異質(zhì)芯片堆疊在基礎(chǔ)芯片上。

封裝技術(shù)將在芯片上應(yīng)用混合鍵合技術(shù)，以最大限度地提高 I/O 性能。芯片和 HBM 將安裝在中間件上，很可能是本地硅中間件。

Zhang還表示，封裝將使用集成穩(wěn)壓器來處理電源問題。

這位副總裁說，目前最先進(jìn)的芯片可以容納多達(dá) 1000 億個(gè)晶體管，但對(duì)于人工智能來說，3D 封裝技術(shù)可以將晶體管數(shù)量增加到 1 萬億個(gè)。

*此篇編譯文章未經(jīng)允許，請(qǐng)勿轉(zhuǎn)載。

審核編輯 黃宇