91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP 核

FPGA技術(shù)專欄 ? 來源:FPGA技術(shù)專欄 ? 作者:FPGA技術(shù)專欄 ? 2024-10-30 17:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在創(chuàng)新加速的浪潮中,為更好地響應客戶群需求,芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,致力于為高性能數(shù)據(jù)傳輸和復雜計算需求提供高帶寬、低延遲的解決方案。發(fā)布的第一批 IP 核包括 10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP 核和 NVMe AXI IP 核。

ALINX 發(fā)布的 10GbE TCP/IP 協(xié)議棧 IP 核,能夠?qū)崿F(xiàn)符合 IEEE802.3 標準的完整協(xié)議棧,支持高達 9000 字節(jié)的 MTU,特別適用于需要大規(guī)模數(shù)據(jù)傳輸和實時視頻處理的應用場景。

10GbE TCP/IP 協(xié)議棧 IP 核注重數(shù)據(jù)傳輸?shù)目煽啃?,具備完整?TCP 傳輸控制機制,包括流量控制、重傳和保序,以確保數(shù)據(jù)的完整性和準確性。支持最多兩條TCP 連接的設計使其能夠在數(shù)據(jù)庫同步、文件傳輸?shù)葢弥刑峁妱欧€(wěn)定的傳輸性能。

ALINX 發(fā)布的 NVMe AXI IP 核,專注于加速存儲訪問,通過 PCIe 接口連接外部 NVMe SSD,支持自動鏈路初始化和 3000MB/s 的讀寫速率,充分滿足高性能存儲應用的需求。該 IP 核便于集成到 Xilinx 架構(gòu)中,在數(shù)據(jù)中心和高性能計算應用中大幅提升存儲效率。

憑借高效的設計和完備的技術(shù)支持服務,芯驛電子 ALINX 的 IP 核將幫助客戶在復雜的計算和存儲環(huán)境中實現(xiàn)性能優(yōu)化與快速部署,推動企業(yè)在競爭激烈的市場中持續(xù)創(chuàng)新與突破。

以下為產(chǎn)品特性介紹,完整用戶手冊請聯(lián)系銷售工程師獲取。

10GbE TCP/IP協(xié)議棧IP核

wKgaomch_neAR6kfAADEBVG6ueo794.png

產(chǎn)品特性

根據(jù) OSI 分層模型實現(xiàn)符合 IEEE802.3 標準的 ARP、IPV4、ICMP、TCP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應 Ping 命令

作為 TCP 的 server,響應 client 的建聯(lián)請求、斷聯(lián)請求,也可主動發(fā)起斷聯(lián)請求

ARP 報文應答支持所有來查詢的應答,但只維護一個業(yè)務所用的 ARP 表

ARP 表未建立時,不響應建聯(lián)請求

ARP 表已建立時,接受到配置的 TCP 監(jiān)聽請求后才會響應建聯(lián)請求

10Gps 以太網(wǎng)連接,支持 TCP,IP 的校驗和的產(chǎn)生與校驗,CRC 由 MACIP 計算產(chǎn)生

基于 Xilinx 10G MAC IP 開發(fā),支持最大 MTU 高達 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

TCP 數(shù)據(jù)報文的發(fā)送、接收、應答及心跳包的維護

TCP 傳輸中保序、重傳、確認、快重傳

TCP 傳輸中基于接收和發(fā)送窗口的流量控制

TCP 建聯(lián)后,接收到客戶端 RST 報文時,直接斷開連接

最多支持兩條 TCP 連接

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時鐘 156.25MHz,10Gps 數(shù)據(jù)總線寬度 64 bit

TCP_IP 協(xié)議棧 IP core 內(nèi)部數(shù)據(jù)為 8Bytes 對齊處理

應用場景

各類需要高速數(shù)據(jù)傳輸、高吞吐量的網(wǎng)絡通信應用場景:

數(shù)據(jù)中心與云計算

4K/8K 視頻傳輸與處理

高性能嵌入式系統(tǒng)

網(wǎng)絡測試設備與網(wǎng)絡監(jiān)測

10GbE UDP協(xié)議棧IP核

wKgZomch_lyARQYKAADUjnb50hQ234.png

產(chǎn)品特性

根據(jù) OSI 分層模型實現(xiàn)符合 IEEE802.3 標準的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應 Ping 命令

ARP 報文應答支持所有來查詢的應答,可以緩存 10 個 ARP 表

ARP 表未建立時,不會發(fā)送 UDP 數(shù)據(jù)包

10Gps 以太網(wǎng)連接,支持 UDP,IP 的校驗和的產(chǎn)生與校驗,CRC 由 MACIP 計算產(chǎn)生

基于 Xilinx 10G MAC IP 開發(fā),支持最大 MTU 高達 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時鐘 156.25MHz,10Gbps 數(shù)據(jù)總線寬度 64 bit

40GbE UDP協(xié)議棧IP核

wKgaomch_j-AL2hlAADUSaAF8AQ099.png

產(chǎn)品特性

根據(jù) OSI 分層模型實現(xiàn)符合 IEEE802.3 標準的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應 Ping 命令

ARP 報文應答支持所有來查詢的應答,可以緩存 10 個 ARP 表

ARP 表未建立時,不會發(fā)送 UDP 數(shù)據(jù)包

40Gbps 以太網(wǎng)連接,支持 UDP,IP 的校驗和的產(chǎn)生與校驗,CRC 由 MACIP 計算產(chǎn)生

基于 Xilinx 40G MAC IP 開發(fā),支持最大 MTU 高達 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時鐘 312.5MHz,40Gbps 數(shù)據(jù)總線寬度 256 bit

應用場景

大規(guī)模數(shù)據(jù)中心和云計算

媒體和娛樂領域?qū)崟r視頻處理與傳輸

大規(guī)模 AI機器學習集群

工業(yè)物聯(lián)網(wǎng)和自動化

科研、醫(yī)療成像、基因測序等

NVMe AXI IP

wKgaomch_hOAOsXgAAC4qOjr_ko262.png

產(chǎn)品特性

實現(xiàn)不依靠 CPU 通過 PCIe 訪問外部內(nèi)存 NVMe SSD

支持命令:Identify, Write, Read, and Flush

支持 PCIe Gen 1.0,2.0,3.0,4.0

兼容 NVM Express 1.4 協(xié)議

自動初始化 NVMe 和 PCIe 鏈路硬件模塊

自動的提交和完成命令

支持最大每個隊列 65535 個 I/O 命令

基于 PCIe3.0 X4 讀寫速率均可達到 3000MB/s

MPSMIN(最小內(nèi)存頁傳輸大小):4Kbyte

MDTS(最大數(shù)據(jù)傳輸大?。褐辽?128Kbyte 或者沒有限制

LBA 單元:512 字節(jié)或者 4096 字節(jié)

NVMe IP 支持兩個版本,包括 AXI FULL 版本和 AXI Stream 版本

實現(xiàn)的參考設計:XCZU19EG+FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

提供完備的技術(shù)支持與定制化設計服務

應用場景

智能監(jiān)控

醫(yī)療設備

工業(yè)自動化


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636379
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    344

    瀏覽量

    51952
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Vivado中IP被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP被鎖定的情況較為常見。不同版本的Vivado對IP的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?193次閱讀
    Vivado中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    NVMe over Fabrics 國產(chǎn) IP:高性能網(wǎng)絡存儲解決方案

    近期發(fā)現(xiàn)NVMe over Fabrics只有國外知名FPGA廠家推出,2025年初給出補丁,但是聽說面臨無技術(shù)團隊支持的窘境。 我們根據(jù)以往NVMe和RDMA 開發(fā)經(jīng)驗,推出國產(chǎn)化
    發(fā)表于 12-12 14:19

    基于AXI DMA IP的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設置。
    的頭像 發(fā)表于 11-24 09:25 ?3252次閱讀
    基于<b class='flag-5'>AXI</b> DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數(shù)據(jù)存儲與PS端讀取

    使用AXI4接口IP進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3738次閱讀
    使用<b class='flag-5'>AXI</b>4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進行DDR讀寫測試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟控制器IP,純邏輯實現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    工作,可以開始提供對PCIe SSD的讀寫、擦除、復位、斷電、SMART、Device Self-test操作。圖 2 NVMe AXI4 Host Controller IP結(jié)構(gòu)框圖3產(chǎn)品
    發(fā)表于 11-14 22:40

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP進行控制; S_AXIS_S2MM:視頻流(AXI
    發(fā)表于 10-28 06:14

    Vivado浮點數(shù)IP的握手信號

    Vivado浮點數(shù)IP的握手信號 我們的設計方案中,F(xiàn)PU計算單元將收到的三條數(shù)據(jù)和使能信號同步發(fā)給20多個模塊,同時只有一個模塊被時鐘使能,進行計算,但結(jié)果都會保留,發(fā)給數(shù)選。計算單元還需接受
    發(fā)表于 10-24 07:01

    ram ip的使用

    決定的。 ram 主要用來存放程序及程序執(zhí)行過程中產(chǎn)生的中間數(shù)據(jù)、 運算結(jié)果等。 rom為只讀存儲器,只能讀取數(shù)據(jù)而不能向里面寫入數(shù)據(jù)。 本次講解的ram ipram指的是bram,即block
    發(fā)表于 10-23 07:33

    NVMe IP高速傳輸卻不依賴XDMA設計之三:系統(tǒng)架構(gòu)

    所設計的新系統(tǒng)架構(gòu)中,Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系統(tǒng)控制, 以及
    的頭像 發(fā)表于 06-29 17:46 ?1047次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設計之三:系統(tǒng)架構(gòu)

    NVMe IP高速傳輸卻不依賴便利的XDMA設計之三:系統(tǒng)架構(gòu)

    請求數(shù)據(jù)傳輸, 數(shù)據(jù)傳輸通過 AXI4總線接口對接用戶邏輯, 使用突發(fā)傳輸提高數(shù)據(jù)傳輸性能。 圖1 Nvme邏 輯加速IP系統(tǒng)架構(gòu)圖 新系統(tǒng)中,Nvme邏輯加速
    發(fā)表于 06-29 17:42

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,調(diào)用turbo編碼器生成編碼數(shù)據(jù),將
    發(fā)表于 06-23 17:39

    NVMe IPAXI4總線分析

    廣泛應用 。隨著時間的推移,AXI4的影響不斷擴大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些IP的開發(fā)變得更加快
    發(fā)表于 06-02 23:05

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進行使用。
    的頭像 發(fā)表于 05-24 15:05 ?2355次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    NVMe控制器IP設計之接口轉(zhuǎn)換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負責完成AXI4接口與控制器內(nèi)部的自定義接口之間
    發(fā)表于 05-10 14:33

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形
    的頭像 發(fā)表于 04-03 09:28 ?2775次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>