在之前的兩篇推文中粉末純度、SiC晶錠一致性……SiC制造都有哪些挑戰(zhàn)？5步法應對碳化硅特定挑戰(zhàn)，mark~，我們介紹了寬禁帶半導體基礎知識、碳化硅制造挑戰(zhàn)、碳化硅生態(tài)系統的不斷演進、安森美（onsemi）在碳化硅半導體生產中的優(yōu)勢。本文為白皮書第三篇，將重點介紹應用于柵極的 5 個步驟。

應用于柵極的 5 個步驟

當應用于關鍵的柵極氧化物完整性 (GOI) 時，詳細的質量控制要素包括：

1.控制

為制造碳化硅技術制定控制方法和工具（例如，控制計劃、統計過程控制、過程故障模式和影響分析 (FMEA)）。收集數據并將其用作潛在工藝改進的基礎。

2.改進

實施改進，由于襯底或外延缺陷、金屬污染物和顆粒會嚴重影響柵極氧化物質量，因此持續(xù)改進和控制引入生產可以大大減少缺陷的隱患。

3.測試和篩選

安森美開發(fā)了一整套視覺和電氣篩選工具，用于消除有缺陷的芯片。

在晶圓廠加工過程中進行的襯底掃描和其他掃描，可通過坐標和自動分類識別所有缺陷。這些多重檢查可以排除通過其他步驟發(fā)現的缺陷，并有助于識別關鍵工藝步驟中任何其他潛在的工藝邊際。上述檢查中發(fā)現的所有標記缺陷均被排除在總體之外。

電氣篩選在多個級別實施：

- 晶圓級性能和驗收（參數測試和柵極氧化物完整性驗收標準）

- 晶圓級老化

- 晶圓級芯片分類

- 實施動態(tài)部件平均測試以消除電氣異常值。最后，所有晶圓都經過 100% 自動化出廠檢查。

4.表征

安森美使用失效電荷 (QBD) 作為一種簡單方法來比較柵極氧化物質量，而不受柵極氧化物厚度的影響。該技術比 GOI/Vramp 更精細，并且將檢測內在分布中的細節(jié)。

碳化硅和硅柵極氧化物在擊穿和壽命方面具有相當的固有能力。本征QBD性能的比較（與柵極氧化物厚度無關）表明，對于相同的標稱厚度，非對稱平面碳化硅的本征性能是硅的50倍。

在生產中，通過對碳化硅MOSFET產品的失效電荷（QBD）進行采樣來評估每個批次的柵極氧化物質量，并將其與大面積（2.7mm x 2.7mm）NMOS電容器進行比較。

已制定了一個驗收標準，用于晶圓級驗收。

5.鑒定和提取模型

在定義應激條件時，確定柵極氧化物的真實電流導通機制至關重要。作為應激電場和應激溫度的函數，熱輔助隧道與Fowler-Nordheim競爭。因此，了解導通機制可以防止另一種導通模式中的生產應力，而不是在現場實際使用導通模式下的生產應力。

通過時間相關電介質擊穿 (TDDB) 應力來評估柵極氧化物的固有性能。柵極偏置和溫度相結合對 碳化硅MOSFET 施加應力，并記錄故障時間。然后使用Weibull統計分布來提取生命周期。

到目前為止，已經使用了一種非常傳統的方法：Arrhenius溫度加速度和柵極電壓的E模型。正在進行相關的研究，以完善該模型；E模型被認為過于保守。正在進行低氧化物場和長持續(xù)時間（63%為幾個月到一年以上）的應力測試，通過實驗確認哪種模型最適合這些數據。

安森美的優(yōu)勢，在碳化硅應用方面取得成功

安森美以獨特的方式認識到碳化硅在未來電力電子領域中的關鍵作用。因此，公司正在投資產能和創(chuàng)新，以確保碳化硅盡快發(fā)揮其全部潛力。我們擁有從原材料到最終產品的端到端碳化硅制造流程，其中有很多步驟是業(yè)內其他公司無法做到的，我們能夠控制完整流程，確保向客戶提供的碳化硅產品質量。

憑借在 MOSFET 和 IGBT 方面的領先地位、技術和專業(yè)知識，以及數十年來在封裝技術方面的大量投資，我們了解客戶獨特的需求，不斷提供針對特定應用的高性能EliteSiC 產品組合，與競爭對手相比，這些產品組合是在實際應用的條件下開發(fā)的。憑借我們在電動汽車和工業(yè)領域的深厚積累，以及基于可擴展 SPICE 模型方法開發(fā)的系統級 PLECS 仿真工具，您可以信賴我們提供創(chuàng)新的解決方案，為您提供競爭優(yōu)勢并縮短上市時間。