在上周剛剛結(jié)束的DVcon China會(huì)議上，本土EDA企業(yè)英諾達(dá)攜其EnAltius昂屹 CDC(ECDC)跨域檢查工具亮相，并發(fā)表主題演講《Enhancing CDC tool to deliver complete CDC solutions for advanced IC design》。該工具通過(guò)創(chuàng)新算法與全流程覆蓋能力，為高性能芯片設(shè)計(jì)提供完整的CDC驗(yàn)證解決方案，顯著提升復(fù)雜多時(shí)鐘域設(shè)計(jì)的可靠性與驗(yàn)證效率。

主題：增強(qiáng)CDC工具以交付完整的CDC解決方案

演講人：Ivan Qiu

盡管時(shí)鐘域交叉(Clock Domain Crossing, CDC)是一個(gè)老生常談的問(wèn)題，但在當(dāng)今超大規(guī)模系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中，CDC已成為影響芯片功能正確性和可靠性的核心問(wèn)題。隨著芯片工藝節(jié)點(diǎn)不斷向深亞微米演進(jìn)，設(shè)計(jì)規(guī)模和復(fù)雜度呈現(xiàn)指數(shù)級(jí)增長(zhǎng)，單芯片集成上百個(gè)異步時(shí)鐘域的場(chǎng)景已屢見不鮮。這種多異步時(shí)鐘域架構(gòu)雖能有效實(shí)現(xiàn)功耗與性能的平衡，卻帶來(lái)了復(fù)雜的跨時(shí)鐘域信號(hào)交互難題，使得CDC設(shè)計(jì)驗(yàn)證成為決定芯片成敗的關(guān)鍵環(huán)節(jié)。

異步時(shí)鐘域間的信號(hào)傳遞面臨的風(fēng)險(xiǎn)，歸根結(jié)底是因?yàn)楫惒綍r(shí)鐘沒(méi)有固定的相位關(guān)系，導(dǎo)致無(wú)法進(jìn)行時(shí)序收斂。其中當(dāng)信號(hào)跨越不同頻率或相位的時(shí)鐘域時(shí)，接收寄存器不滿足建立和保持時(shí)間就會(huì)進(jìn)入亞穩(wěn)態(tài)(Metastability), 這種介于邏輯"0"和"1"之間的不確定狀態(tài)不僅會(huì)導(dǎo)致其驅(qū)動(dòng)的邏輯單元功耗變大，而且會(huì)導(dǎo)致亞穩(wěn)態(tài)驅(qū)動(dòng)的多個(gè)邏輯單元由于網(wǎng)絡(luò)上不同的電阻電容值而觀測(cè)到不同的狀態(tài)，從而導(dǎo)致系統(tǒng)級(jí)功能錯(cuò)誤。

使用多級(jí)寄存器打拍的結(jié)構(gòu)是解決亞穩(wěn)態(tài)的經(jīng)典結(jié)構(gòu)，其同步后的信號(hào)可有效抑制亞穩(wěn)態(tài)。通過(guò)對(duì)亞穩(wěn)態(tài)所導(dǎo)致的MTBF(平均失效時(shí)間)分析，亞穩(wěn)態(tài)的產(chǎn)生始終是一個(gè)概率事件，無(wú)法被徹底消除。然而在絕大多數(shù)工藝下，兩級(jí)寄存器同步的結(jié)構(gòu)可以將MTBF提升至幾十年以上，但設(shè)計(jì)者依然期望能夠進(jìn)一步提升MTBF。通過(guò)分析計(jì)算MTBF的參數(shù)構(gòu)成，盡可能將同步所使用的兩個(gè)寄存器布局在相近位置，就可以顯著提高M(jìn)TBF，因此如何產(chǎn)生這樣一套指導(dǎo)布局布線工具使用的約束文件成為了設(shè)計(jì)者的需求。

CDC檢查和靜態(tài)時(shí)序分析STA就像兩條并行的軌道，CDC檢查異步時(shí)鐘的路徑，STA檢查同步時(shí)鐘域的路徑。然而CDC與STA并不是沒(méi)有交集，CDC的一些結(jié)構(gòu)仍然需要STA的保證，比如使用有效同步信號(hào)Qualifier的同步結(jié)構(gòu)，使用格雷碼進(jìn)行多比特位總線同步的結(jié)構(gòu)。他們依然需要時(shí)序約束文件來(lái)進(jìn)行時(shí)序收斂從而保證CDC結(jié)構(gòu)的功能。通常這樣的時(shí)序文件由富有經(jīng)驗(yàn)的設(shè)計(jì)者手動(dòng)編寫， 存在引入錯(cuò)漏的可能，給芯片帶來(lái)巨大的風(fēng)險(xiǎn)。

當(dāng)今SoC設(shè)計(jì)中的大量跨時(shí)鐘域的處理使得CDC的違例可能數(shù)以十萬(wàn)計(jì)，人工檢查分析所有的違例已經(jīng)變得越來(lái)越不可能完成，使用SVA (System Verilog Assertion) 仿真來(lái)輔助進(jìn)行CDC的檢查已經(jīng)成為一個(gè)勢(shì)在必行的環(huán)節(jié)。一個(gè)完整的CDC解決方案不僅需要靜態(tài)驗(yàn)證工具來(lái)檢測(cè)出所有的跨時(shí)鐘域風(fēng)險(xiǎn)，而且需要在仿真，時(shí)序收斂，布局布線等環(huán)節(jié)上來(lái)保證CDC的功能和可靠性。英諾達(dá)的EnAltius CDC(ECDC)跨域檢測(cè)工具采用了自研的基于邏輯的檢測(cè)算法，具有高精確率，高性能，易使用的特點(diǎn)。作為一款靜態(tài)驗(yàn)證工具，ECDC是CDC檢測(cè)的第一道也是最重要的防線，可在設(shè)計(jì)早期規(guī)避風(fēng)險(xiǎn)，而且工具可以覆蓋百億門級(jí)設(shè)計(jì)的CDC問(wèn)題。

不止于此，致力于提供更完整的CDC解決方案，ECDC在現(xiàn)有跨時(shí)鐘域檢測(cè)基礎(chǔ)上，未來(lái)將能夠輸出一整套與設(shè)計(jì)相適應(yīng)的設(shè)計(jì)約束文件，仿真SVA文件，實(shí)現(xiàn)從問(wèn)題定位到驗(yàn)證閉環(huán)的一站式服務(wù)，助力客戶應(yīng)對(duì)日益復(fù)雜的異步設(shè)計(jì)挑戰(zhàn)。

關(guān)于DVcon China

DVCon China是在中國(guó)舉辦的集成電路相關(guān)的高技術(shù)會(huì)議，探討集成電路和電子系統(tǒng)設(shè)計(jì)與驗(yàn)證中的標(biāo)準(zhǔn)語(yǔ)言、工具與方法學(xué)。由Accellera Systems Initiative主辦，DVCon已成功舉辦了超過(guò)20年。入會(huì)者主要來(lái)自電子系統(tǒng)設(shè)計(jì)師、集成電路設(shè)計(jì)師和FPGA專家，也包括EDA工具研究與開發(fā)工程師、IP系統(tǒng)集成專家。

關(guān)于英諾達(dá)

英諾達(dá)(成都)電子科技有限公司是一家由行業(yè)頂尖資深人士創(chuàng)立的本土EDA企業(yè)，公司堅(jiān)持以客戶需求為導(dǎo)向，幫助客戶實(shí)現(xiàn)價(jià)值最大化，為中國(guó)半導(dǎo)體產(chǎn)業(yè)提供卓越的EDA解決方案。公司的長(zhǎng)期目標(biāo)是通過(guò)EDA工具的研發(fā)和上云實(shí)踐，參與國(guó)產(chǎn)EDA完整工具鏈布局并探索適合中國(guó)國(guó)情的工業(yè)軟件上云的路徑與模式，賦能半導(dǎo)體產(chǎn)業(yè)高質(zhì)量發(fā)展。公司的主營(yíng)業(yè)務(wù)包括：EDA軟件研發(fā)、IC設(shè)計(jì)云解決方案以及IC設(shè)計(jì)服務(wù)。