溝道有效遷移率（μeff）是CMOS器件性能的關(guān)鍵參數(shù)。傳統(tǒng)測量方法在高k介質(zhì)、漏電介質(zhì)與高速應(yīng)用中易出現(xiàn)誤差。本文介紹了UFSP（Ultra-Fast Single Pulse）技術(shù)如何準(zhǔn)確提取遷移率，克服這些挑戰(zhàn)。

傳統(tǒng)移動(dòng)性測量及其挑戰(zhàn)

我們以柵極長度為L、寬度為W的p溝道器件為例。當(dāng)溝道電荷在線性區(qū)域中從源極到漏極相當(dāng)均勻時(shí)，溝道有效遷移率 (μeff) 可寫為

（1）

其中Vd是施加在器件漏極上的小偏壓，Qi是移動(dòng)溝道電荷密度 (C/cm2)，Ich是流經(jīng)溝道的傳導(dǎo)電流。

傳統(tǒng)上，Ich是在器件的漏極端子處測量的，其配置如圖1(a)所示。Qi是通過對測量的柵極 - 溝道電容 Cgc相對于Vg進(jìn)行積分得出的，即

（2）

使用圖1(b)所示的連接配置。

圖1. (a) 傳導(dǎo)電流測量和 (b) 柵極至溝道電容Cgc測量的配置。

傳統(tǒng)遷移率測量的原理看似簡單，但這種測試存在許多挑戰(zhàn)和陷阱。過去，人們常常忽略一些誤差源。

Vd依賴性：傳統(tǒng)技術(shù)對Ich測量應(yīng)用不為0的Vd( 通常為50mV–100mV)，但對Q測量應(yīng)用零V。用于測量Ich的V之間的這種差異兩次測量可能導(dǎo)致在評估薄氧化物遷移率時(shí)出現(xiàn)嚴(yán)重錯(cuò)誤，尤其是在低電場區(qū)域。圖2給出了一個(gè)例子，其中較高的 |Vd| 導(dǎo)致峰值附近的遷移率大幅降低。這是因?yàn)?|Vg– Vd| 在高 |Vd| 時(shí)會(huì)降低，因此Ich的實(shí)際電荷載流子密度小于在Vd= 0 時(shí)測得的Qi。

圖2. 通過傳統(tǒng)技術(shù)測量的有效溝道遷移率。Ich是在各種非零漏極偏壓VDS下測量的，但Qi是在 Vd= 0 下測量的。提取的遷移率隨著 |Vd| 的升高而明顯降低。插圖顯示了載流子分布在溝道。

電荷捕獲：傳統(tǒng)技術(shù)采用慢速測量，典型測量時(shí)間以秒為單位?？焖匐姾刹东@對于薄SiON和高k電介質(zhì)都很重要。對于慢速測量，捕獲可以在測量過程中做出響應(yīng)，并導(dǎo)致Cgc–Vg曲線的滯后和延伸，以及Ich。這導(dǎo)致對流動(dòng)性的低估。

漏電介質(zhì)：隨著柵極氧化物的縮小，高柵極漏電流成為遷移率提取的主要挑戰(zhàn)。它會(huì)影響Ich和Qi測量，進(jìn)而影響遷移率。為了最大限度地減少其對Cgc測量的影響，已經(jīng)使用了高達(dá)千兆赫的頻率，這需要具有RF結(jié)構(gòu)的設(shè)備。RF結(jié)構(gòu)需要更多的處理和芯片空間，而且并不總是可用的。

電纜切換：傳統(tǒng)技術(shù)涉及在Ich和Qi測量之間切換電纜。這會(huì)減慢測量速度，并可能導(dǎo)致被測設(shè)備發(fā)生故障。

超快速單脈沖技術(shù)（UFSP技術(shù)）

為了克服上述挑戰(zhàn)，我們開發(fā)了一種稱為超快速單脈沖技術(shù) (UFSP) 的新技術(shù)，如下所述。

如圖3所示。n溝道器件的考慮因素類似。要進(jìn)行UFSP測量，在器件的柵極端施加一個(gè)邊緣時(shí)間為幾微秒的單脈沖。柵極電壓在測量期間向負(fù)方向掃描脈沖下降沿并打開器件。瞬態(tài)電流記錄在器件的源極和漏極端子處。然后在柵極電壓向正方向掃描的后續(xù)上升沿期間關(guān)閉器件。相應(yīng)的瞬態(tài)電流也將被記錄?？梢詮脑趲讉€(gè)測量周期內(nèi)測量的這四個(gè)瞬態(tài)電流中提取溝道有效遷移率微秒。

圖3. UFSP技術(shù)工作原理圖。

圖4. 瞬態(tài)測量過程中電流流動(dòng)的示意圖。

為了便于分析，我們將器件開啟和關(guān)閉時(shí)在漏極和源

極端子處測得的電流定義為 Idon、Ison、Idoff和Isoff。瞬態(tài)測量過程中溝道中的電流如圖4(a)和(b)所示。存在三種類型的電流：溝道傳導(dǎo)電流Ich、柵極與源極/漏極之間的位移電流Idis_s和Idis_d以及柵極與源極 /漏極之間的漏電流 Ig_s和Ig_d。當(dāng)器件從關(guān)閉切換到開啟時(shí)，Idis_s和Idis_d的方向朝向溝道中心； Idis_s與源極處的Ich方向相同，但I(xiàn)dis_d與漏極處的Ich方向相反。當(dāng)器件從開啟切換到關(guān)閉時(shí)，Idis_s和Idis_d會(huì)發(fā)生變化方向，但I(xiàn)ch則不然。Ig_s和Ig_d與Vg掃描無關(guān)g下始終從源極和漏極流向柵極?；谏鲜龇治?，溝道電流Ich、柵極電流Ig和位移電流Idis可利用公式(2)- (4) 分離。Cgc可利用公式 (5) 計(jì)算。

（1）

（2）

（3）

（4）

為了校準(zhǔn)UFSP技術(shù)，使用具有厚氧化物的p溝道MOSFET，其 IG電流可忽略不計(jì)。測量時(shí)間（=邊緣時(shí)間）設(shè)置為3μs。圖5顯示了測量的四個(gè)電流。Ich、 克和使用公式（2）至（5）提取的Cgc顯示在圖6(a).準(zhǔn)確評估Cgc和Ich后，即可通過對Cgc和Vg進(jìn)行積分來獲得Qi，并通過公式 (1) 計(jì)算出溝道有效遷移率μeff，如圖6(b)所示。

圖5. 對應(yīng)于關(guān)斷至開和開至關(guān)Vg掃描的源極和漏極測量的四個(gè)電流。插圖中顯示了Vg波形示意圖。

圖6.(a). 利用公式（2）-（5）從圖5中的電流中同時(shí)提取Ich、Ig和Cgc。(b) 從Ich提取的通道有效遷移率，從(a)中提取的Cgc。

由于UFSP在相同的Vd下測量了Ich和Cgc，μeff應(yīng)與Vd無關(guān)。圖7比較了在三種不同的Vd偏置下評估的μeff。結(jié)果一致，證實(shí)使用傳統(tǒng)技術(shù)可以消除Vd引起的誤差已刪除。

圖7. 用UFSP技術(shù)在三種不同Vd下提取的有效溝道遷移率μeff。

UFSP在標(biāo)準(zhǔn)結(jié)構(gòu)的漏電柵介質(zhì)上也能很好地工作。當(dāng)將其應(yīng)用于一個(gè)EOT為1.28nm的“漏電”n溝道MOSFET時(shí)，從源極和漏極端子測量的四個(gè)電流對應(yīng)于圖8(a)顯示了關(guān)斷到開和開到關(guān)的VG掃描。利用公式 (2)-(5)，Ich('n'), Ig('o') and Cgc('x') 提取并繪制在圖8(b)中。圖8(b)還繪制了直流測量的Ig以供比較。結(jié)果一致。圖8(c)表明，對于Ig高達(dá) 45A/cm2的漏電器件，可以可靠地測量電子遷移率。由于UFSP 可以容忍高柵極漏電，因此不需要使用用于移動(dòng)性評估的特殊RF結(jié)構(gòu)。

圖8.(a) 從source和drain測量的四個(gè)電流，對應(yīng)于在EOT為1.28nm的nMOSFET上通過UFSP技術(shù)進(jìn)行的off-on-on和on-off Vg掃描。

(b) Ich('n'), Ig('o') 和Cgc('x')由公式(2) - (5)從(a)中的電流中提取。藍(lán)線是通過直流測量獲得的泄漏電流。

(c) 通道有效遷移率μeff是通過使用提取的Ich和Cgc與 Eqn(1)來計(jì)算的。

為了證明UFSP對具有顯著電荷捕獲的器件的適用性，我們使用了一個(gè)具有HfO2/SiO2堆棧的 pMOSFET。大量陷阱位于此介電堆棧中 Si/SiO2界面附近，它們可以快速與基板交換電荷。傳統(tǒng)技術(shù)需要幾秒鐘，因此無法將它們與溝道移動(dòng)電荷區(qū)分開來。

因此，反轉(zhuǎn)電荷 將要電荷捕獲效應(yīng)會(huì)被高估，反過來，溝道有效遷移率會(huì)被低估。UFSP技術(shù)只需要幾微秒的時(shí)間，最大限度地減少了電荷捕獲效應(yīng)。圖9比較了這兩種技術(shù)提取的遷移率。很明顯，在抑制電荷捕獲后，UFSP提取的遷移率比傳統(tǒng)技術(shù)高得多技術(shù)。

圖9. 通過UFSP和常規(guī)技術(shù)提取的具有相當(dāng)快速捕獲的HfO2/SiON電介質(zhì)器件的遷移率比較。

UFSP測量所需的硬件

選擇合適的測量設(shè)備對于成功實(shí)施超快速單脈沖方法至關(guān)重要。需要以下硬件：

■一臺(tái)4200A-SCS型參數(shù)分析儀

■ 兩個(gè)超快IV模塊（4225-PMU）

■四個(gè)遠(yuǎn)程放大器/開關(guān)（4225-RPM）

■ 4 高性能三軸電纜套件（4210-MMPC-C）

圖10顯示了測試的布線配置照片。4225-PMU是4200A-SCS參數(shù)分析儀的儀器選項(xiàng)范圍不斷擴(kuò)大。該模塊集成了超快速電壓波形生成和信號(hào)觀察功能且融入了4200A-SCS已經(jīng)很強(qiáng)大的測試環(huán)境，提供前所未有的IV測試性能。它使超快速IV源和測量變得與使用傳統(tǒng)高分辨率源測量單元(SMU)儀器進(jìn)行直流測量一樣簡單。每個(gè)插入式4225-PMU模塊提供兩個(gè)集成源和測量溝道測量。每個(gè)渠道的這4225-PMU結(jié)合高速電壓輸出（脈沖寬度范圍從60ns到DC），同時(shí)測量電流和電壓。4225-RPM遠(yuǎn)程放大器/開關(guān)通過提供超低電流測量（低于100nA）和降低電纜電容，進(jìn)一步擴(kuò)展了4225-PMU的功能 效果。

圖10.UFSP技術(shù)硬件設(shè)置

設(shè)備連接

如圖11所示。設(shè)備的每個(gè)端子都使用兩根11英寸三軸電纜（電纜套件4210-MMPC-C中提供）連接到一個(gè) 4225-RPM。 然后，每個(gè)4225-RPM都使用兩根三軸電纜連接到PMU的一個(gè)溝道。所有測量均由Clarius 控制軟件。

圖11. 超快速單脈沖 (UFSP) 技術(shù)的實(shí)驗(yàn)連接。兩個(gè)Keithley雙溝道4225-PMU用于執(zhí)行瞬態(tài)測量。四個(gè)Keithley 4225-RPM用于降低電纜電容效應(yīng)并實(shí)現(xiàn)低于100nA的精確測量。

圖12. Clarius軟件中用于UFSP測量的示例項(xiàng)目。該設(shè)備的四個(gè)端子分別連接到PMU的一個(gè)溝道。

使用Clarius軟件進(jìn)行UFSP測量

使用4200A-SCS系統(tǒng)執(zhí)行UFSP進(jìn)行溝道有效遷移率測量非常簡單。系統(tǒng)附帶一個(gè)示例項(xiàng)目。如圖12所示，設(shè)備的每個(gè)端子連接到一個(gè)溝道PMU。用戶可以在定義選項(xiàng)卡中修改每個(gè)PMU溝道的參數(shù)。表1列出了一組p溝道MOSFET的用戶定義參數(shù)。

在Test Setings面板中，用戶可以輸入想要的測量速度，也就是脈沖的邊沿時(shí)間，推薦值如表2所示。

表1. PMU 各個(gè)溝道定義選項(xiàng)卡中的推薦設(shè)置。

表2. 時(shí)間選項(xiàng)卡中的推薦設(shè)置。

執(zhí)行測試后，源極和漏極端子打開和關(guān)閉期間的瞬態(tài)電流將被記錄并存儲(chǔ)在工作表中，并可保存為.xls文件。這些電流也可以繪制在圖形選項(xiàng)卡上。從這些電流中，可以根據(jù)公式(2)提取溝道有效遷移率(5)。

結(jié)論

UFSP技術(shù)通過創(chuàng)新的脈沖測量方法，在微秒級內(nèi)實(shí)現(xiàn)精確遷移率提取。特別適用于CMOS工藝開發(fā)、材料評估與器件建模，是現(xiàn)代半導(dǎo)體測試的重要利器。