一、簡(jiǎn)要概述
D8563時(shí)鐘芯片，是一款具有高精度時(shí)鐘與日歷功能的芯片，它能夠提供準(zhǔn)確的時(shí)鐘和日歷信息，包括年、月、日、星期、小時(shí)、分鐘和秒等。這款芯片采用低功耗設(shè)計(jì)，使得在待機(jī)狀態(tài)下功耗極低，有助于延長(zhǎng)電池壽命，特別適合用于便攜式設(shè)備或長(zhǎng)時(shí)間運(yùn)行的系統(tǒng)。此外，8563芯片還具備鬧鐘與定時(shí)器功能，通過(guò)I2C通信接口與外部設(shè)備進(jìn)行通信，具有高速率的特點(diǎn)，使得數(shù)據(jù)交換更加高效。因此，它在智能家居系統(tǒng)中可用于控制設(shè)備的定時(shí)開(kāi)關(guān)、報(bào)警提醒等功能，提高家居生活的便捷性和安全性。在嵌入式設(shè)備中，8563提供準(zhǔn)確的時(shí)間戳和日歷信息，支持設(shè)備的時(shí)間同步和事件記錄。在便攜式儀器儀表中，由于其低功耗特性，能夠長(zhǎng)時(shí)間穩(wěn)定工作，為設(shè)備提供準(zhǔn)確的時(shí)間基準(zhǔn)。在工業(yè)控制系統(tǒng)中，用于記錄生產(chǎn)過(guò)程的時(shí)間信息，確保生產(chǎn)數(shù)據(jù)的準(zhǔn)確性和可追溯性?。
此外，8563芯片還廣泛應(yīng)用于電表、水表、氣表、電話、傳真機(jī)、便攜式儀器以及電池供電的儀器儀表等產(chǎn)品領(lǐng)域；
D8563采用DIP8、SOP8、TSSOP8、MSOP8、DFN8的封裝形式封裝；

二、應(yīng)用領(lǐng)域
D8563實(shí)時(shí)時(shí)鐘芯片主要應(yīng)用于需要顯示時(shí)間、或者需要記錄、計(jì)算時(shí)間的場(chǎng)合，日歷時(shí)鐘信號(hào)的場(chǎng)合，如手機(jī)（移動(dòng)電話）、真機(jī)、空調(diào)開(kāi)關(guān)（帶顯示屏）、點(diǎn)讀筆、復(fù)讀機(jī)；及其他使用電池作總電源的便攜式設(shè)備，如智能家居控制遙控器，家用醫(yī)療儀器、依表等；

三、硬件電路設(shè)計(jì)及調(diào)試

1、晶體選擇及負(fù)載電容匹配

RTC芯片主要起分頻和計(jì)時(shí)作用，時(shí)間的精度和頻率源依靠外部晶體提供，所以晶體對(duì)時(shí)鐘精度來(lái)說(shuō)至關(guān)重要，必須選擇與RTC芯片相匹配的晶體才能保證時(shí)間的精度和穩(wěn)定性。

D8563內(nèi)部振蕩器參數(shù)及對(duì)外部晶體參數(shù)的要求如下：

D8563內(nèi)部?jī)梢_都集成了5pF的負(fù)載電容，如使用負(fù)載電容為6pF的32.768KHz晶體，則建議在OSCI、OSCO腳連接約6pF匹配電容（理論推薦值）開(kāi)始調(diào)試，如使用負(fù)載電容為12.5pF的32.768KHz晶體，則建議在OSCI、OSCO腳連接約19pF開(kāi)始調(diào)試；如無(wú)法判斷外部負(fù)載電容的相關(guān)參數(shù)，建議初始值為20pF+/-2pF,將示波器打至10X衰減檔進(jìn)行測(cè)量，再增減電容值進(jìn)行調(diào)試；

舉例：某客戶使用我司D8563，要求一天內(nèi)只允許誤差0.5S；一天有86400S，那晶體要做到0.5/86400=5.78PPM，考慮到溫度等其他影響因素，客戶至少需要購(gòu)買精度5%以下的晶體；

如下為電子商城常見(jiàn)的頻率為32.768KHZ的晶體相關(guān)參數(shù)

2、諧振頻率調(diào)試

由于D8563是低功耗時(shí)鐘芯片，其晶體的振蕩幅度非常小，大約只有0.3~0.5V左右，不建議使用示波器或萬(wàn)用表直接在晶體的兩個(gè)引腳上測(cè)量頻率及電壓；

D8563有一個(gè)選項(xiàng)，將輸出設(shè)置寄存器地址0DH為80H，即可在CLKOUT引腳觀察到頻率來(lái)調(diào)整匹配電容，直到輸出精確的32.768KHz。

調(diào)試原則：時(shí)間走得太快，增大匹配電容值；時(shí)間走得太慢，減小匹配電容值；

四、PCB布局布線注意事項(xiàng)：

1.整體布局要緊湊不要太分散，晶振、匹配電容位于MCU同側(cè)；

2.建議在繪制原理圖時(shí)添加0.1uF的退耗電容，并就近供電腳放置，以濾除電源線上不干凈的噪聲或干擾信號(hào)，如需進(jìn)一步濾波，建議電源線上串上300~1K的電阻組成一階RC濾波；

3.晶體盡量靠近OSCI和OSCO腳，走線越短越好，走線寬度建議8~12mil，負(fù)載電容位于兩旁形成對(duì)稱，類似差分走線，將分布電容和干擾減小到最低；

4.晶體盡量包地，附近設(shè)一定面積的禁空區(qū)防止外部信號(hào)干擾，晶體下方所有層原則上不建議走線，防止相互干擾；

審核編輯 黃宇