電子發(fā)燒友網(wǎng)綜合報道，NEO Semiconductor宣布推出全球首款用于AI芯片的超高帶寬內存 (X-HBM) 架構。該架構旨在滿足生成式AI和高性能計算日益增長的需求，其32Kbit數(shù)據(jù)總線和單芯片高達512 Gbit的容量，帶寬提升16倍，密度提升10倍，顯著突破了傳統(tǒng)HBM的局限性。



關鍵特性和優(yōu)勢包括，可擴展性，使GPU和內存之間的數(shù)據(jù)傳輸更快，從而實現(xiàn)更高效的AI擴展；高性能，解鎖未開發(fā)的GPU能力以提升AI工作負載；可持續(xù)性，通過整合AI基礎設施減少電力和硬件需求。

X-HBM 的兩大技術基礎是超高密度 I/O 通道和X-DRAM高容量 3D 內存。該企業(yè)宣稱可通過 0.5μm(500nm)間距超精細混合鍵合在 HBM 所需 DRAM Die 上創(chuàng)造 32000-bit 超寬 I/O，而目前即將進入商業(yè)化的 HBM4 內存也僅有 2048-bit。

而在容量方面，NEO Semiconductor 稱其現(xiàn)有技術可通過 300 層堆疊技術在單層 DRAM Die 上實現(xiàn) 300Gb 容量，這已經(jīng)是當下 HBM 領域所用 24Gb Die 的 12.5 倍。而未來 X-HBM 中的單 Die 將可實現(xiàn) 500+ 層陣列堆疊，單 Die 容量隨之提升到 512Gb (64GB)。

基于NEO的專有3D X-DRAM架構，X-HBM在內存技術上實現(xiàn)了重大突破，消除了在帶寬和密度方面長期存在的限制。相比之下，仍處于開發(fā)階段、預計于2030年左右面世的HBM5，預計僅能支持4K位數(shù)據(jù)總線和每芯片40 Gbit。

韓國高等科技學院(KAIST)最近的一項研究預測，即便是預計于2040年左右問世的HBM8，也僅能提供16K位總線和每芯片80Gbit。相比之下，X-HBM則提供32K位總線和每芯片512 Gbit，使得AI芯片設計師能夠繞開與傳統(tǒng)的HBM技術相關的整整十年的漸進式性能瓶頸。

NEO半導體研發(fā)的3D DRAM與水平放置存儲單元的傳統(tǒng)DRAM不同，3D DRAM垂直堆疊存儲單元大大增加單位面積的存儲容量并提高效率，成為下一代DRAM關鍵發(fā)展方向。

NEO表示，動態(tài)隨機存取存儲器(DRAM)用于支持處理器，使DRAM在電子設備中的使用更加普遍。然而，處理器速度的增長速度比多代內存速度更快，由此產(chǎn)生的“性能差距”逐年擴大。像云數(shù)據(jù)中心這樣的功耗敏感環(huán)境越來越依賴更高功率的處理器來滿足性能要求，但這會減少可用于內存的功率。

采用X-DRAM架構可以降低功耗，降低延遲，并增加吞吐量，以克服使用傳統(tǒng)DRAM時遇到的這些和其他挑戰(zhàn)。這為商業(yè)系統(tǒng)(例如服務器)提供了更高的性能，為移動設備(例如智能手機)提供了更長的電池壽命，為邊緣計算設備(例如路由器)提供了更多的功能，并為物聯(lián)網(wǎng)對象(例如網(wǎng)關)提供了新的部署選項。

3D X-DRAM的單元陣列結構類似于3D NAND Flash，采用了FBC（無電容器浮體單元）技術，它可以通過添加層掩模形成垂直結構，從而實現(xiàn)高良率、低成本和顯著的密度提升。NEO表示， 3D X-DRAM 技術可以生產(chǎn)230層的128Gbit DRAM 芯片，是當前 DRAM 密度的八倍。