在電子電路系統(tǒng)設計中，工程師處理ESD有時候總覺得沒有頭緒，主要原因是ESD測試難以量化，每次測試的結(jié)果也會存在差異，所以憑感覺處理起來很‘玄學’。 簡單說起來就是ESD對系統(tǒng)內(nèi)部存在干擾，但處理起來常常就是一團亂麻，監(jiān)測不到ESD泄放路徑。單從電路增加ESD防護設計維度有時候是無法達到目的，所以PCB設計是解決ESD防護問題中非常重要的一環(huán)，但必要時還是要配合ESD器件共同達到抑制的目的。

無論是普通電路系統(tǒng)還是高速電路系統(tǒng)，對于EMC的處理都很有必要，今天就分享幾個PCB Layout幾個原則，可以大大減小EMC出現(xiàn)問題的概率。PCB布局的ESD防護思路是：敏感的信號或者電路遠離靜電放電測試點，信號環(huán)路面積最小化噪聲耦合，降低參考地平面電位差保持信號參考電平穩(wěn)定。

圖1.PCB Layout示意圖

如圖1所示，PCB Layout設計建議參考

1. 單層PCB設計時，設置良好的接地平面和電源平面，信號線盡可能緊靠電源平面層或接地平面，保證信號回流時的通路以最短，信號環(huán)路最小的原則。

2. 多層PCB層疊設計必須保證比較完整的GND平面，所有的 ESD泄放路徑直接通過過孔連接到這個完整的GND平面，其他層盡可能多的鋪 GND。

3. 在PCB四周增加地保護環(huán)路，關鍵信號（RESET/Clock等）與板邊距離不小于 5mm，同時必須與布線層的板邊GND銅皮距離不小于 10mils。

4. 在電源和接地之間設計高頻旁路電容，要求等效串聯(lián)電感值（ESL）和等效串聯(lián)電阻（ESR）越小越好

5. 對于部分ESD 整改難度較大的IO，可將IO GND獨立出來，與電源GND用磁珠連接，以防止ESD能量進入GND。

另外，在PCB布局時做好敏感器件的保護、隔離，一些敏感模塊如射頻、音頻、存儲器可以添加屏蔽罩。但屏蔽罩的整體成本太高，ESD保護器件具有更好的性價比，但如何選用合適的ESD器件才是關鍵，配合PCB的線路設計達到防護目的。

圖2.ESD泄放路徑避免能量進入保護電路

放電事件通常通過接口（如連接線）或人工端口（如USB、音頻）迫使電流 IESD （圖2）迅速進入系統(tǒng)。使用ESD二極管保護系統(tǒng)免受ESD影響，取決于ESD二極管能否將 IESD 分流到地，在選用ESD器件時需要注意如下參數(shù)：

1.工作電壓 (VRWM)

VRWM工作電壓是指建議器件工作電壓范圍，應用電路最高電壓超過該值時會導致漏電流增大，從而損壞器件和影響系統(tǒng)運行。建議電路應用電壓≤ ESD 器件的工作電壓VRWM。

2.結(jié)電容（Cj）

ESD器件與信號并聯(lián)使用，而ESD半導體設計時的寄生電容，對于高速信號應最大限度地減小結(jié)電容Cj以保持信號完整性。

3. IEC 61000-4-2等級（Contact discharge/ Air discharge）

IEC61000-4-2等級體現(xiàn)器件在接觸放電和空氣放電的穩(wěn)健性。接觸放電是指用靜電槍向ESD器件放電時該器件可承受的最大電壓?？諝夥烹娛侵甘褂渺o電槍空氣間隙向ESD器件放電時該器件可承受的最大電壓。

4．ESD器件通道數(shù)

ESD器件有單通道和多通道不同封裝類型。多通道是內(nèi)部集成多個單通道器件，根據(jù)應用需求，多通道器件可實現(xiàn)更小尺寸方案并節(jié)省PCB空間，當然，單通道器件可提供更高的設計靈活性。

5.單向與雙向

雙向ESD器件可同時具有正負工作電壓的電路中（±3.3V等），因此，雙向ESD器件可支持數(shù)據(jù)信號在正負電壓之間切換的接口（如模擬信號/RS233等）。單向ESD只有工作在正電壓范圍，但具有更好的負鉗位。

6. 鉗制電壓（Vc）

鉗制電壓表示瞬態(tài)脈沖下作用于ESD器件時2端的壓降，鉗制電壓越低意味能更好的保護后級的電子元件。瞬態(tài)測試包含靜電和浪涌，不同測試條件下鉗制電壓不同，選型前確認具體測試需求和后級極限損壞電壓，保證器件選型的合理性

綜上，要想從PCB布局+ESD二極管實現(xiàn)最好的靜電防護，很大程度上需要從整機系統(tǒng)上優(yōu)化設計。因為設計人員無法控制 IESD，所以降低對地阻抗是將鉗制電壓最小化的主要方法。設計建議如下（圖3）。

圖3.ESD二極管PCB優(yōu)化建議

產(chǎn)品推薦

揚杰科技推出應用于電源和信號單向TVS方案，在瞬態(tài)脈沖負壓情況下，單向ESD器件約-0.7V會Forward導通，而雙向結(jié)構ESD器件無論在正壓還是負壓條件下，2個方向均要擊穿才會導通；如果電源或主芯片為高階制程，電源或I/O防護電路變得十分脆弱，在負壓條件下會導致主芯片內(nèi)部的襯底二極管率先導通而燒毀，從而導致主芯片損壞。表1是我司新開發(fā)的單向結(jié)構ESD和具體應用，以應對在負壓瞬態(tài)脈沖下敏感問題 。