91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

?CDCVF25084 3.3V 1:8零延遲(PLL)x4時(shí)鐘乘法器技術(shù)文檔總結(jié)?

科技綠洲 ? 2025-09-22 11:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

該CDCVF25084是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘乘法器。它使用 PLL 在頻率和相位上將輸出時(shí)鐘精確對(duì)齊輸入時(shí)鐘信號(hào),包括 4 的乘法因子。該CDCVF25084在 3.3 V 的標(biāo)稱電源電壓下工作。該器件還在輸出驅(qū)動(dòng)器中集成了串聯(lián)阻尼電阻器,使其成為驅(qū)動(dòng)點(diǎn)對(duì)點(diǎn)負(fù)載的理想選擇。

兩組4個(gè)輸出,每個(gè)輸出組提供CLKIN x 4的低偏斜、低抖動(dòng)拷貝。所有輸出都以相同的頻率工作。輸出占空比調(diào)整為 50%,與 CLKIN 的占空比無關(guān)。當(dāng)沒有輸入信號(hào)施加到 CLKIN 并且輸出進(jìn)入低電平狀態(tài)時(shí),器件會(huì)自動(dòng)進(jìn)入掉電模式。與許多包含 PLL 的產(chǎn)品不同,CDCVF25084不需要外部 RC 網(wǎng)絡(luò)。片內(nèi)包含PLL的環(huán)路濾波器,可最大限度地減少元件數(shù)量、空間和成本。
*附件:cdcvf25084.pdf

由于它基于PLL電路,因此CDCVF25084需要穩(wěn)定時(shí)間才能實(shí)現(xiàn)反饋信號(hào)與基準(zhǔn)信號(hào)的鎖相。在CLKIN上電和施加固定頻率信號(hào)以及對(duì)PLL基準(zhǔn)電壓源進(jìn)行任何后續(xù)更改后,需要進(jìn)行這種穩(wěn)定。

該CDCVF25084的工作溫度范圍為 –40°C 至 85°C。

特性

  • 基于鎖相環(huán)的四乘法器
  • 輸入頻率范圍:2.5 MHz至45 MHz
  • 輸出頻率范圍:10 MHz 至 180 MHz
  • 兼容 LVCMOS/LVTT I/O
  • 低抖動(dòng)(周期周期):在75 MHz至180 MHz范圍內(nèi)±120 ps
  • 將一個(gè)時(shí)鐘輸入分配給兩個(gè)四路輸出的組
  • 自動(dòng)頻率檢測(cè)以禁用設(shè)備(掉電模式)
  • 采用3.3V單電源供電
  • 工業(yè)溫度范圍 –40°C 至 85°C
  • 片上25-串聯(lián)阻尼電阻
  • 無需外部 RC 網(wǎng)絡(luò)
  • 擴(kuò)頻時(shí)鐘兼容 (SSC)
  • 采用16引腳TSSOP封裝

參數(shù)

image.png

?1. 核心特性?

  • ?PLL架構(gòu)?:基于鎖相環(huán)的4倍時(shí)鐘乘法器,輸入頻率2.5 MHz至45 MHz,輸出頻率10 MHz至180 MHz。
  • ?零延遲同步?:通過反饋引腳(FBIN)實(shí)現(xiàn)輸入與輸出時(shí)鐘的相位對(duì)齊,典型相位偏移±100 ps(75-180 MHz)。
  • ?低功耗設(shè)計(jì)?:單電源3.3V供電,動(dòng)態(tài)電流80 mA(全負(fù)載),支持自動(dòng)斷電模式(無輸入信號(hào)時(shí)關(guān)閉輸出)。
  • ?集成優(yōu)化?:內(nèi)置25Ω串聯(lián)阻尼電阻,無需外部RC網(wǎng)絡(luò),減少元件數(shù)量和PCB面積。

?2. 功能細(xì)節(jié)?

  • ?雙輸出組?:
    • 兩組4路輸出(1Y0-1Y3、2Y0-2Y3),每路均帶低抖動(dòng)(±120 ps)和低偏移(150 ps內(nèi))。
    • 輸出占空比固定為50%,與輸入占空比無關(guān)。
  • ?工作模式控制?:
    • 通過S1/S2引腳選擇PLL旁路、單組激活或全輸出模式(見功能表)。
    • 輸入頻率<2 MHz時(shí)強(qiáng)制輸出低電平。

?3. 電氣參數(shù)?

  • ?關(guān)鍵指標(biāo)?:
    • ?抖動(dòng)性能?:周期抖動(dòng)140 ps(180 MHz)、RMS相位抖動(dòng)26 ps。
    • ?鎖定時(shí)長?:典型2 μs(100 MHz輸出)。
    • ?電源范圍?:3V至3.6V,工業(yè)級(jí)溫度范圍(-40°C至85°C)。
  • ?絕對(duì)極限?:
    • 輸入/輸出電壓范圍:-0.5V至VDD+0.5V,最大結(jié)溫150°C。

?4. 封裝與選型?

  • ?封裝選項(xiàng)?:16引腳TSSOP(PW),尺寸6.5×4.4 mm,支持卷帶(2000片/卷)或管裝(90片/管)。
  • ?型號(hào)后綴?:
    • PW(標(biāo)準(zhǔn))、PWR(卷帶)、PWRG4(綠色封裝),均符合RoHS標(biāo)準(zhǔn)。

?5. 應(yīng)用場(chǎng)景?

  • ?典型用途?:
    • 通信設(shè)備時(shí)鐘分配、FPGA/處理器多時(shí)鐘域同步。
    • 支持?jǐn)U頻時(shí)鐘(SSC),適用于EMI敏感場(chǎng)景。

?6. 設(shè)計(jì)支持?

  • ?測(cè)試數(shù)據(jù)?:包含相位偏移vs負(fù)載電容(圖5)、電流vs頻率曲線(圖9)等實(shí)測(cè)圖表。
  • ?布局建議?:強(qiáng)調(diào)FBIN需直接連接至任一輸出引腳以閉合反饋環(huán)路。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 驅(qū)動(dòng)器
    +關(guān)注

    關(guān)注

    54

    文章

    9083

    瀏覽量

    155548
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    36

    文章

    635

    瀏覽量

    91123
  • 電阻器
    +關(guān)注

    關(guān)注

    22

    文章

    4239

    瀏覽量

    65422
  • 電源電壓
    +關(guān)注

    關(guān)注

    3

    文章

    1260

    瀏覽量

    26395
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    優(yōu)化boot4乘法器方法

    數(shù)據(jù)存儲(chǔ)在片上存儲(chǔ)器中,可以減少輸入/輸出延遲,從而縮短乘法器的運(yùn)算周期。 采用流水線技術(shù):使用流水線技術(shù)乘法操作分成多個(gè)階段,使每個(gè)階段
    發(fā)表于 10-21 12:13

    如何分析傳統(tǒng)乘法器和vedic乘法器的時(shí)序延遲

    我正在研究一種適用于Vedic Maths算法的乘法器。我想對(duì)傳統(tǒng)乘法器和vedic乘法器的時(shí)序延遲進(jìn)行比較分析。我有spartan 3e和Xilinx 12.1時(shí)序分析器。請(qǐng)任何人都
    發(fā)表于 07-04 06:36

    AVR的硬件乘法器8X8的嗎?

    AVR的硬件乘法器8X8的嗎,數(shù)據(jù)手冊(cè)上是這么寫的。結(jié)果是16位的他這個(gè)乘法器應(yīng)該是內(nèi)核自帶的吧,還是外設(shè)呢如果用CV編譯,如何調(diào)用乘法器呢?cái)?shù)據(jù)手冊(cè)上只給出了匯編代碼,如果是用c語言如
    發(fā)表于 07-22 08:00

    乘法器的基本概念

    乘法器的基本概念 乘法器是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示: UO
    發(fā)表于 05-18 14:03 ?1.5w次閱讀
    <b class='flag-5'>乘法器</b>的基本概念

    1/4平方乘法器

    1/4平方乘法器 這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計(jì)而成的,因此稱為1/4平方
    發(fā)表于 05-18 14:08 ?2390次閱讀
    <b class='flag-5'>1</b>/<b class='flag-5'>4</b>平方<b class='flag-5'>乘法器</b>

    使用verilogHDL實(shí)現(xiàn)乘法器

    VerilogHDL語言實(shí)現(xiàn)的兩位陣列乘法器和傳統(tǒng)的 Booth編碼乘法器進(jìn)行了性能比較,得出用這種混合壓縮的器乘法器要比傳統(tǒng)的4-2壓縮器構(gòu)成的
    發(fā)表于 12-19 13:30 ?1.2w次閱讀
    使用verilogHDL實(shí)現(xiàn)<b class='flag-5'>乘法器</b>

    乘法器原理_乘法器的作用

    乘法器(multiplier)是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘,它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。
    發(fā)表于 02-18 15:08 ?2.8w次閱讀
    <b class='flag-5'>乘法器</b>原理_<b class='flag-5'>乘法器</b>的作用

    CDCF5801A具有延遲控制和相位對(duì)準(zhǔn)的時(shí)鐘乘法器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCF5801A具有延遲控制和相位對(duì)準(zhǔn)的時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-22 10:56 ?0次下載
    CDCF5801A具有<b class='flag-5'>延遲</b>控制和相位對(duì)準(zhǔn)的<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>乘法器</b>數(shù)據(jù)表

    CDCVF25084時(shí)鐘乘法器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCVF25084時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-22 11:33 ?0次下載
    <b class='flag-5'>CDCVF25084</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>乘法器</b>數(shù)據(jù)表

    CDCS504-Q1時(shí)鐘緩沖器和時(shí)鐘乘法器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCS504-Q1時(shí)鐘緩沖器和時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-23 10:35 ?0次下載
    CDCS504-Q<b class='flag-5'>1</b><b class='flag-5'>時(shí)鐘</b>緩沖器和<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>乘法器</b>數(shù)據(jù)表

    ?CDCVF2510A 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

    ) 輸入信號(hào)。它專為與同步 DRAM 一起使用而設(shè)計(jì)。該CDCVF2510A工作電壓為 3.3V V~CC~還提供集成串聯(lián)阻尼 電阻器使其成為驅(qū)動(dòng)點(diǎn)對(duì)點(diǎn)負(fù)載的理想選擇。
    的頭像 發(fā)表于 09-22 09:21 ?470次閱讀
    ?<b class='flag-5'>CDCVF</b>2510A <b class='flag-5'>3.3V</b>鎖相環(huán)<b class='flag-5'>時(shí)鐘</b>驅(qū)動(dòng)器<b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>

    ?CDCVF2505 3.3V PLL時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

    CDCVF2505是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL時(shí)鐘 司機(jī)。該器件使用 PLL 將輸出時(shí)鐘
    的頭像 發(fā)表于 09-22 16:17 ?887次閱讀
    ?<b class='flag-5'>CDCVF</b>2505 <b class='flag-5'>3.3V</b> <b class='flag-5'>PLL</b><b class='flag-5'>時(shí)鐘</b>驅(qū)動(dòng)器<b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>

    ?CDCVF2509 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

    DRAM 一起使用而設(shè)計(jì)。該CDCVF2509工作電壓為3.3V VCC,并提供集成串聯(lián)阻尼電阻器,設(shè)計(jì)用于驅(qū)動(dòng)點(diǎn)對(duì)點(diǎn)負(fù)載。
    的頭像 發(fā)表于 09-22 16:22 ?953次閱讀
    ?<b class='flag-5'>CDCVF</b>2509 <b class='flag-5'>3.3V</b>鎖相環(huán)<b class='flag-5'>時(shí)鐘</b>驅(qū)動(dòng)器<b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>

    ?CDCVF2510 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

    與同步 DRAM 配合使用而設(shè)計(jì)。該CDCVF2510工作電壓為 3.3V V ~CC~ . 它還提供集成串聯(lián)阻尼電阻器,使其成為驅(qū)動(dòng)點(diǎn)對(duì)點(diǎn)負(fù)載的理想選擇。
    的頭像 發(fā)表于 10-08 10:00 ?771次閱讀
    ?<b class='flag-5'>CDCVF</b>2510 <b class='flag-5'>3.3V</b>鎖相環(huán)<b class='flag-5'>時(shí)鐘</b>驅(qū)動(dòng)器<b class='flag-5'>技術(shù)</b><b class='flag-5'>文檔</b><b class='flag-5'>總結(jié)</b>

    CDCVF25084:高性能時(shí)鐘乘法器的深度剖析

    )的CDCVF25084——一款3.3 - V 1:8延遲
    的頭像 發(fā)表于 02-10 13:50 ?151次閱讀