91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

市場(chǎng)推動(dòng)摩爾定律向前發(fā)展!模擬設(shè)計(jì)工具沒有跟上摩爾定律發(fā)展

t1PS_TechSugar ? 來源:未知 ? 作者:李倩 ? 2018-08-16 10:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

凱文凱利曾道:市場(chǎng)苛求效率的壓力,如此冷酷,如此無情,致使它必然將各種人造系統(tǒng)推向最優(yōu)化這單一的方向。這句話可以在半導(dǎo)體行業(yè)獲得應(yīng)驗(yàn),從1965年摩爾定律提出到現(xiàn)在已有五十余年,若干年前就有人聲稱摩爾定律行將就木,然而直到微縮技術(shù)已經(jīng)接近物理極限的今天,仍不能下結(jié)論說摩爾定律已死。

海思平臺(tái)與關(guān)鍵技術(shù)開發(fā)部部長夏禹

市場(chǎng)推動(dòng)摩爾定律向前發(fā)展

“在這么強(qiáng)大的市場(chǎng)支撐下,整個(gè)信息產(chǎn)業(yè)的資源與資本都會(huì)聚焦在一起,合力推動(dòng)摩爾定律進(jìn)一步發(fā)展,”在2018年Cadence用戶大會(huì)(CDNLive 2018)上,華為海思平臺(tái)與關(guān)鍵技術(shù)開發(fā)部部長夏禹就表示,全球?qū)Υ髱捙c大算力的要求節(jié)節(jié)攀升,對(duì)信息系統(tǒng)中的硬件平臺(tái)而言,只有延續(xù)摩爾定律,不斷提高集成度、增加功能、提升性能,才能滿足市場(chǎng)發(fā)展提出的新需求。

夏禹舉了幾個(gè)例子來做說明。在終端設(shè)備側(cè),以智能手機(jī)為代表的高性能移動(dòng)設(shè)備用芯片仍然緊跟摩爾定律腳步,從40納米被戲稱為“暖寶寶”的K3V2,到10納米的麒麟970,海思手機(jī)處理器發(fā)展歷史證明了跟隨摩爾定律腳步的重要性。

在數(shù)據(jù)流量與帶寬方面,根據(jù)華為海思的預(yù)估,固定網(wǎng)數(shù)據(jù)流量每年將保持23%的增長,5年后數(shù)據(jù)流量需求將達(dá)到現(xiàn)在3倍左右;在移動(dòng)網(wǎng)方面,將保持46%的增長率,5年后數(shù)據(jù)流量將是現(xiàn)在的7倍;而在數(shù)據(jù)中心側(cè),增長速度更是驚人,每年翻倍,5年后數(shù)據(jù)流量將是現(xiàn)在的16倍。要實(shí)現(xiàn)這樣大的數(shù)據(jù)吞吐量,自然離不開高性能芯片,夏禹表示,海思在網(wǎng)絡(luò)側(cè)單顆芯片集成度已經(jīng)達(dá)到單芯片500億顆晶體管。

除了大容量、高集成度,接口帶寬與速率也在摩爾定律推動(dòng)下不斷改進(jìn),“數(shù)據(jù)吞吐率從28Gbps,到今年的56Gbps,未來可實(shí)現(xiàn)112Gbps,甚至有可能達(dá)到200Gbps。吞吐率的增加就是為讓傳輸速率足夠快,包括模擬帶寬也在增加,從18GHz到35GHz,有可能超越傳輸線互連的極限,帶寬大于50GHz?!?/p>

之所以總有“摩爾定律已死”的聲音,原因之一就是隨著接近物理極限,每一代工藝節(jié)點(diǎn)演進(jìn)都要付出極大的代價(jià),但工業(yè)界一直能找到方法為摩爾定律續(xù)命。在器件級(jí),新材料與新結(jié)構(gòu)引入突破了傳統(tǒng)工藝限制;在互連上,傳統(tǒng)一直用銅線,但到5納米工藝后也將引入新材料,夏禹認(rèn)為碳納米管和石墨烯引入的機(jī)會(huì)很大;在制造設(shè)備端,供應(yīng)商也不斷引入多重曝光等技術(shù)來實(shí)現(xiàn)更小的加工尺寸。

夏禹還指出,F(xiàn)inFET工藝(28納米及以下)出現(xiàn)以來,工藝節(jié)點(diǎn)已經(jīng)不是根據(jù)真正的線寬來命名,柵極間距還在78至40納米級(jí)別,5納米工藝節(jié)點(diǎn)金屬間距仍有32納米,“現(xiàn)在的技術(shù)發(fā)展還沒有到極限?!?/p>

模擬設(shè)計(jì)工具沒有跟上摩爾定律發(fā)展

先進(jìn)工藝發(fā)展給設(shè)計(jì)帶來更多挑戰(zhàn)。每一代工藝向前演進(jìn),都會(huì)帶來更多的寄生效應(yīng),器件模型日趨復(fù)雜,而互連線寄生效應(yīng)影響比重越來越大,如何控制互連寄生參數(shù)成為性能設(shè)計(jì)中的重要課題。但夏禹認(rèn)為,晶體管與互連線模型復(fù)雜化只是增加了工作量,并非不能解決,工藝演進(jìn)最大的攔路虎是功耗密度,類似的設(shè)計(jì)“如果16納米芯片功耗密度為1,那么到5納米功耗密度就可能是10,芯片如何散熱,整個(gè)系統(tǒng)如何散熱,都將是半導(dǎo)體行業(yè)未來面臨的巨大挑戰(zhàn)?!?/p>

雖然晶體管尺寸隨著工藝演進(jìn)在變小,但同一應(yīng)用的芯片在采用新工藝時(shí)不一定會(huì)減小面積,通常反而會(huì)增大面積,因?yàn)樾枰尤敫喙δ?。夏禹展示的一張圖表顯示,同一應(yīng)用,7納米芯片面積通常是28納米的1.5倍,而集成功能模塊是28納米的6.25倍,存儲(chǔ)容量是28納米的5倍,仿真運(yùn)行時(shí)間也是28納米的5倍。

這就給EDA工具帶來極大挑戰(zhàn)。“我對(duì)軟件有一個(gè)要求,從綜合到時(shí)序分析,整個(gè)流程一個(gè)星期必須跑完,”夏禹強(qiáng)調(diào),EDA技術(shù)與算力也要跟隨摩爾定律一起發(fā)展,“每天8小時(shí),需要跑完一個(gè)任務(wù),不能有延遲,讓工程師等待是很浪費(fèi)的一件事?!?/p>

相對(duì)而言,模擬設(shè)計(jì)工具改進(jìn)的空間更大?!拔覀€(gè)人認(rèn)為,相對(duì)數(shù)字類工具,模擬技術(shù)在仿真測(cè)試上是落后的,”從夏禹提供的一張后仿真驗(yàn)證圖可以看出,7納米工藝后仿真時(shí)間是40納米工藝的40至50倍,“在模擬電路仿真驗(yàn)證加速上有巨大的市場(chǎng)需求,這是產(chǎn)業(yè)界普遍面臨的一個(gè)大挑戰(zhàn),急需EDA、IT硬件與硬件仿真器技術(shù)大發(fā)展來加速模擬設(shè)計(jì)。”

芯片模擬部分測(cè)試時(shí)間也是也是極大的開銷,以海思一顆網(wǎng)絡(luò)芯片為例,在7納米,模擬部分測(cè)試時(shí)間約占整體測(cè)試時(shí)間的90%,但該芯片模擬部分與數(shù)字部分面積占比大約為1比10000,也就是說,一整顆芯片90%的測(cè)試時(shí)間被花在只有萬分一的模擬電路上,“模擬電路的DFT(可測(cè)試設(shè)計(jì))沒有跟上整個(gè)行業(yè)的發(fā)展訴求,在大規(guī)模集成電路中,模擬與數(shù)字測(cè)試時(shí)間大概差百倍以上,從另一個(gè)角度來看,在模擬電路DFT上存在巨大的市場(chǎng)機(jī)會(huì)?!?/p>

Cadence首席執(zhí)行官陳立武在接受TechSugar采訪時(shí)表示,Cadence幾年前注意到這個(gè)現(xiàn)實(shí),已經(jīng)在加強(qiáng)模擬設(shè)計(jì)工具的投入,最近推出的五款產(chǎn)品中,有四款是模擬工具。而Cadence新任總裁Anirudh Devgan就以模擬仿真工具開發(fā)而聞名于世,Anirudh將負(fù)責(zé)Cadence所有的研發(fā)項(xiàng)目,這將加速Cadence在模擬工具上的進(jìn)展。

系統(tǒng)化解決思路

將工藝尺寸微縮的方向終究有走到盡頭的一天,按照這一方向走,最終我們也許會(huì)需要一顆集成5000億顆晶體管、主頻4GHz以上、功耗超過600瓦的超級(jí)芯片,這樣的芯片顯然難以量產(chǎn)。除了單顆硅芯片的摩爾定律,采用系統(tǒng)化思維,拓展集成空間成為半導(dǎo)體行業(yè)發(fā)展的另一個(gè)熱點(diǎn)方向,即所謂的超越摩爾定律(More than Moore)。

立體封裝、異構(gòu)集成是實(shí)現(xiàn)超越摩爾定律的一個(gè)主要方法,如今在服務(wù)器芯片等高性能處理器上應(yīng)用已經(jīng)很普遍。異構(gòu)集成將邏輯電路與存儲(chǔ)器集成在一起,可以實(shí)現(xiàn)大帶寬,“AI芯片有時(shí)候像一個(gè)大頭娃娃,東西出不去,數(shù)據(jù)進(jìn)不來,采用這種封裝方法可以解決‘大頭娃娃’問題?!?/p>

除了封裝,還需要考慮PCB,整個(gè)系統(tǒng)在實(shí)現(xiàn)時(shí),需要從供電、高速互連、可靠性、熱和應(yīng)力等方面做通盤考慮。海思提倡集成物理設(shè)計(jì),Cadence有系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)(SDE),都是以系統(tǒng)思維對(duì)整個(gè)工程開發(fā)流程做整合,“在海思內(nèi)部,封裝和板子的問題非常多,而芯片因?yàn)椴捎媒Y(jié)構(gòu)性良好的多晶硅,一致性更好,反而問題比較少。但在系統(tǒng)中,更多的是在不同物理層面的連接,要實(shí)現(xiàn)更安全可靠的連接,除了現(xiàn)在IC設(shè)計(jì)行業(yè)能看到的集成設(shè)計(jì)流程,我們還希望看到整個(gè)系統(tǒng)端到端工程集成的設(shè)計(jì)驗(yàn)證流程,從概念到實(shí)現(xiàn)全部覆蓋,這是現(xiàn)在產(chǎn)業(yè)界比較欠缺的。”

不管是摩爾定律,還是超越摩爾定律,所有在半導(dǎo)體領(lǐng)域的研究與創(chuàng)新,最終目的就是推動(dòng)每一代工藝在性能、功耗、面積上有收益,如夏禹所說,這三個(gè)方向的復(fù)合收益是巨大的產(chǎn)業(yè)推動(dòng)力。摩爾定律不僅是“抵抗通貨膨脹的有效手段”,也是連接世界讓更多人參與到信息社會(huì)中的根本力量。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54063

    瀏覽量

    466892
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    339

    文章

    30829

    瀏覽量

    264826
  • 摩爾定律
    +關(guān)注

    關(guān)注

    4

    文章

    640

    瀏覽量

    80983

原文標(biāo)題:華為海思:讓工程師等待是極大的浪費(fèi)

文章出處:【微信號(hào):TechSugar,微信公眾號(hào):TechSugar】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Chiplet,改變了芯片

    1965年,英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出了“摩爾定律”。半個(gè)多世紀(jì)以來,這一定律推動(dòng)了集成電路(IC)性能的提升和成本的降低,并成為現(xiàn)代數(shù)字技術(shù)的基礎(chǔ)。
    的頭像 發(fā)表于 10-17 08:33 ?3179次閱讀
    Chiplet,改變了芯片

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話

    。那該如何延續(xù)摩爾神話呢? 工藝創(chuàng)新將是其途徑之一,芯片中的晶體管結(jié)構(gòu)正沿著摩爾定律指出的方向一代代演進(jìn),本段加速半導(dǎo)體的微型化和進(jìn)一步集成,以滿足AI技術(shù)及高性能計(jì)算飛速發(fā)展的需求。 CMOS工藝從
    發(fā)表于 09-06 10:37

    芯片封裝的功能、等級(jí)以及分類

    摩爾定律趨近物理極限、功率器件制程仍停留在百納米節(jié)點(diǎn)的背景下,芯片“尺寸縮小”與“性能提升”之間的矛盾愈發(fā)尖銳。
    的頭像 發(fā)表于 08-28 13:50 ?2027次閱讀

    淺談3D封裝與CoWoS封裝

    自戈登·摩爾1965年提出晶體管數(shù)量每18-24個(gè)月翻倍的預(yù)言以來,摩爾定律已持續(xù)推動(dòng)半導(dǎo)體技術(shù)跨越半個(gè)世紀(jì),從CPU、GPU到專用加速器均受益于此。
    的頭像 發(fā)表于 08-21 10:48 ?1922次閱讀
    淺談3D封裝與CoWoS封裝

    借助AMD無頂蓋封裝技術(shù)應(yīng)對(duì)散熱挑戰(zhàn)

    。盡管摩爾定律可能還沒有定論,但登納德縮放已經(jīng)放緩,更高的性能是以更大漏電為代價(jià)的。如果我們縮小芯片面積,而部件功耗沒有相應(yīng)降低,則熱密度將會(huì)增加,這會(huì)促進(jìn)對(duì)更高效熱管理解決方案的需求。
    的頭像 發(fā)表于 08-21 09:07 ?961次閱讀

    當(dāng)摩爾定律 “踩剎車” ,三星 、AP、普迪飛共話半導(dǎo)體制造新變革新機(jī)遇

    ,揭示行業(yè)正處于從“晶體管密度驅(qū)動(dòng)”向“系統(tǒng)級(jí)創(chuàng)新”轉(zhuǎn)型的關(guān)鍵節(jié)點(diǎn)。隨著摩爾定律放緩、供應(yīng)鏈分散化政策推進(jìn),一場(chǎng)融合制造技術(shù)革新與供應(yīng)鏈數(shù)字化的產(chǎn)業(yè)變革正在上演。
    的頭像 發(fā)表于 08-19 13:48 ?1396次閱讀
    當(dāng)<b class='flag-5'>摩爾定律</b> “踩剎車” ,三星 、AP、普迪飛共話半導(dǎo)體制造新變革新機(jī)遇

    AI狂飆, FPGA會(huì)掉隊(duì)嗎? (上)

    摩爾定律說,集成電路上的晶體管數(shù)量大約每?jī)赡攴环kS著晶體管尺寸接近物理極限,摩爾定律的原始含義已不再適用,但計(jì)算能力的提升并沒有停止。英偉達(dá)的SOC在過去幾年的發(fā)展中,AI算力大致
    的頭像 發(fā)表于 08-07 09:03 ?1316次閱讀
    AI狂飆, FPGA會(huì)掉隊(duì)嗎? (上)

    先進(jìn)封裝轉(zhuǎn)接板的典型結(jié)構(gòu)和分類

    摩爾定律精準(zhǔn)預(yù)言了近幾十年集成電路的發(fā)展。然而,逐漸逼近的物理極限、更高的性能需求和不再經(jīng)濟(jì)的工藝制程,已引發(fā)整個(gè)半導(dǎo)體行業(yè)重新考慮集成工藝方法和系統(tǒng)縮放策略,意味著集成電路產(chǎn)業(yè)已經(jīng)步入后摩爾時(shí)代。
    的頭像 發(fā)表于 08-05 14:59 ?2920次閱讀
    先進(jìn)封裝轉(zhuǎn)接板的典型結(jié)構(gòu)和分類

    Chiplet與3D封裝技術(shù):后摩爾時(shí)代的芯片革命與屹立芯創(chuàng)的良率保障

    摩爾定律逐漸放緩的背景下,Chiplet(小芯片)技術(shù)和3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而,隨著芯片集成度的提高,氣泡缺陷成為影響封裝良率的核心挑戰(zhàn)之一。
    的頭像 發(fā)表于 07-29 14:49 ?1166次閱讀
    Chiplet與3D封裝技術(shù):后<b class='flag-5'>摩爾</b>時(shí)代的芯片革命與屹立芯創(chuàng)的良率保障

    晶心科技:摩爾定律放緩,RISC-V在高性能計(jì)算的重要性突顯

    運(yùn)算還是快速高頻處理計(jì)算數(shù)據(jù),或是超級(jí)電腦,只要設(shè)計(jì)或計(jì)算系統(tǒng)符合三項(xiàng)之一即可稱之為HPC。 摩爾定律走過數(shù)十年,從1970年代開始,世界領(lǐng)導(dǎo)廠商建立晶圓廠、提供制程工藝,在28nm之前取得非常大的成功。然而28nm之后摩爾定律在接近物理極限之前遇到大量的困
    的頭像 發(fā)表于 07-18 11:13 ?4298次閱讀
    晶心科技:<b class='flag-5'>摩爾定律</b>放緩,RISC-V在高性能計(jì)算的重要性突顯

    鰭式場(chǎng)效應(yīng)晶體管的原理和優(yōu)勢(shì)

    自半導(dǎo)體晶體管問世以來,集成電路技術(shù)便在摩爾定律的指引下迅猛發(fā)展。摩爾定律預(yù)言,單位面積上的晶體管數(shù)量每?jī)赡攴环@一進(jìn)步在過去幾十年里得到了充分驗(yàn)證。
    的頭像 發(fā)表于 06-03 18:24 ?2003次閱讀
    鰭式場(chǎng)效應(yīng)晶體管的原理和優(yōu)勢(shì)

    電力電子中的“摩爾定律”(2)

    04平面磁集成技術(shù)的發(fā)展在此基礎(chǔ)上,平面磁集成技術(shù)開始廣泛應(yīng)用于高功率密度場(chǎng)景,通過將變壓器的繞組(winding)設(shè)計(jì)在pcb電路板上從而代替利茲線,從而極大降低了變壓器的高度。然而pcb的銅帶厚度并不大,一般不會(huì)超過4oz(140μm),因此想要通過pcb傳輸大電流會(huì)有極大的損耗。為
    的頭像 發(fā)表于 05-17 08:33 ?685次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(2)

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    。 然而,隨著摩爾定律逼近物理極限,傳統(tǒng)掩模設(shè)計(jì)方法面臨巨大挑戰(zhàn),以2nm制程為例,掩膜版上的每個(gè)圖形特征尺寸僅為頭發(fā)絲直徑的五萬分之一,任何微小誤差都可能導(dǎo)致芯片失效。對(duì)此,新思科技(Synopsys)推出制造解決方案,尤其是
    的頭像 發(fā)表于 05-16 09:36 ?5968次閱讀
    跨越<b class='flag-5'>摩爾定律</b>,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    電力電子中的“摩爾定律”(1)

    本文是第二屆電力電子科普征文大賽的獲獎(jiǎng)作品,來自上海科技大學(xué)劉賾源的投稿。著名的摩爾定律中指出,集成電路每過一定時(shí)間就會(huì)性能翻倍,成本減半。那么電力電子當(dāng)中是否也存在著摩爾定律呢?1965年,英特爾
    的頭像 發(fā)表于 05-10 08:32 ?912次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(1)

    玻璃基板在芯片封裝中的應(yīng)用

    自集成電路誕生以來,摩爾定律一直是其發(fā)展的核心驅(qū)動(dòng)力。根據(jù)摩爾定律,集成電路單位面積上的晶體管數(shù)量每18到24個(gè)月翻一番,性能也隨之提升。然而,隨著晶體管尺寸的不斷縮小,制造工藝的復(fù)雜度和成本急劇
    的頭像 發(fā)表于 04-23 11:53 ?3213次閱讀
    玻璃基板在芯片封裝中的應(yīng)用