【博主簡介】本人“愛在七夕時”，系一名半導(dǎo)體行業(yè)質(zhì)量管理從業(yè)者，旨在業(yè)余時間不定期的分享半導(dǎo)體行業(yè)中的：產(chǎn)品質(zhì)量、失效分析、可靠性分析和產(chǎn)品基礎(chǔ)應(yīng)用等相關(guān)知識。常言：真知不問出處，所分享的內(nèi)容如有雷同或是不當(dāng)之處，還請大家海涵。當(dāng)前在各網(wǎng)絡(luò)平臺上均以此昵稱為ID跟大家一起交流學(xué)習(xí)！

隨著電子設(shè)備向更小型化、更高性能的方向發(fā)展，傳統(tǒng)的芯片互連技術(shù)已經(jīng)無法滿足日益增長的需求。在這樣的背景下，重布線層（RDL）工藝技術(shù)應(yīng)運而生，因為與傳統(tǒng)封裝相比，當(dāng)前先進(jìn)封裝技術(shù)憑借三大核心優(yōu)勢脫穎而出：顯著提升芯片功能密度、大幅縮短互聯(lián)距離、實現(xiàn)系統(tǒng)級重構(gòu)。而這一技術(shù)飛躍的實現(xiàn)，很大程度上得益于重布線層（RDL）工藝技術(shù)的突破性應(yīng)用，從而成為了先進(jìn)封裝技術(shù)中的核心之一。

封裝中的重布線層（RDL）工藝是集成電路封裝設(shè)計中的一個重要層次，主要用于實現(xiàn)芯片內(nèi)電氣連接的重新分配，并且在封裝中起到連接芯片和外部引腳之間的橋梁作用。重布線層（RDL）的設(shè)計和實現(xiàn)直接影響到封裝的電氣性能、可靠性和制造成本。

一、重布線層（RDL）工藝技術(shù)的概述

重布線層，英文全稱：Re-Distribution Layer，簡稱：RDL。它是先進(jìn)封裝的關(guān)鍵互連工藝之一，其核心目的是將多個芯片集成到單個封裝中。該工藝通過在介電層頂部創(chuàng)建圖案化金屬層，將IC的輸入/輸出（I/O）重新分配到新位置（通常位于芯片邊緣），從而利用標(biāo)準(zhǔn)表面貼裝技術(shù)（SMT）實現(xiàn)IC與印刷電路板（PCB）的高效連接。RDL技術(shù)不僅使設(shè)計人員能夠以緊湊且高效的方式布局芯片，還能顯著減少器件的整體占地面積，成為實現(xiàn)高密度異構(gòu)集成的核心技術(shù)支撐。

晶圓級金屬重布線制程在IC上涂布一層絕緣保護(hù)層，再以曝光顯影的方式定義新的導(dǎo)線圖案，然后利用電鍍技術(shù)制作新的金屬線路，以連接原來的芯片引腳和新的凸點，達(dá)到芯片引腳重新分布的目的。重布線層的金屬線路以電鍍銅材料為主，根據(jù)需要也可以在銅線路上鍍鎳金或者鎳鈀金材料，相關(guān)核心材料包括光刻膠、電鍍液、靶材、刻蝕液等。

二、IC輸入/輸出（I/O）數(shù)量的介紹

業(yè)內(nèi)人都知道：想要在微縮化的芯片世界中，通過重布線層（RDL）工藝妙地重新布局IC輸入/輸出（I/O）焊盤，實現(xiàn)高性能與高可靠性的雙重飛躍就一定先要了解“輸入/輸出（I/O）”，那究竟什么是輸入/輸出（I/O）呢？

其實，輸入/輸出（I/O）的縮寫“I/O”是“Input/Output”的英文首字母。而輸入/輸出（I/O）數(shù)指的就是芯片上輸入輸出端口的數(shù)量，也可以說是引腳的數(shù)量。I/O數(shù)量越多，芯片可以同時傳輸?shù)臄?shù)據(jù)量就越大，處理速度越快。

1、重布線層（RDL）重塑輸入/輸出（I/O）的未來

重布線層（RDL）這個看似簡單的縮寫背后，承載著半導(dǎo)體封裝領(lǐng)域的一次革命性變革。在追求更高集成度、更快數(shù)據(jù)傳輸速度的今天，重布線層（RDL）工藝將芯片的輸入/輸出（I/O）焊盤從密集的中心區(qū)域遷移至邊緣，并在更廣闊的空間內(nèi)重新分布。這一創(chuàng)新不僅極大地緩解了輸入/輸出（I/O）端口擁擠的問題，更為先進(jìn)封裝技術(shù)如3D封裝、扇出型封裝（FOWLP）等提供了強有力的支持，使得芯片能夠擁有更多的輸入/輸出（I/O）數(shù)量，從而滿足日益增長的數(shù)據(jù)傳輸需求。

2、輸入/輸出（I/O）數(shù)量是速度與效率的雙重考量

輸入/輸出（I/O）數(shù)量是衡量芯片與外界通信能力的關(guān)鍵指標(biāo)，直接關(guān)乎到芯片的數(shù)據(jù)吞吐量與處理速度。想象一下，一個擁有眾多輸入/輸出（I/O）端口的芯片，就像是一個四通八達(dá)的交通樞紐，能夠同時處理來自多個方向的數(shù)據(jù)流，實現(xiàn)信息的快速交換與處理。因此，隨著云計算、大數(shù)據(jù)、人工智能等技術(shù)的蓬勃發(fā)展，對芯片輸入/輸出（I/O）數(shù)量的需求也在不斷攀升。RDL工藝正是在這一背景下應(yīng)運而生，它通過優(yōu)化輸入/輸出（I/O）布局，讓芯片在有限的面積內(nèi)實現(xiàn)更高的數(shù)據(jù)傳輸效率。

三、重布線層（RDL）技術(shù)的工藝流程

1、晶圓清洗

晶圓清洗是RDL工藝的第一步，通過物理和化學(xué)方法去除晶圓表面的雜質(zhì)和顆粒，為后續(xù)的工藝步驟創(chuàng)造一個干凈、無污染的工作環(huán)境。這一步驟對于提高光刻膠和金屬沉積層的附著性至關(guān)重要。

2、PI-1 Litho（第一層PI光刻）

在這一步中，利用PSPI（光敏性聚酰亞胺）光刻工藝，在晶圓上精確地制作出第一層鈍化層（PI-1）的圖案。PSPI作為一種高性能的光刻材料，能夠在紫外光照射下發(fā)生化學(xué)變化，從而實現(xiàn)圖案的精確轉(zhuǎn)移。這一過程為后續(xù)的金屬沉積提供了必要的保護(hù)屏障。

3、Ti/Cu Sputtering（鈦/銅濺射沉積）

緊接著，進(jìn)行鈦/銅濺射沉積，形成底部金屬層（UBM）。鈦層作為緩沖層，能夠有效隔離銅層與鈍化層之間的直接接觸，防止銅原子擴(kuò)散；而銅層則作為電鍍的種子層，為后續(xù)的電鍍工藝提供了均勻的基底。

4、PR-1 Litho（第一層光刻膠光刻）

在UBM層上涂布一層光刻膠，然后通過曝光和顯影工藝，精確地定義出RDL的圖案。這一層光刻膠就像一張精密的“地圖”，指引著銅電鍍的方向，保護(hù)著不需要電鍍的區(qū)域，同時在需要電鍍的區(qū)域暴露出銅層。

5、銅電鍍（Cu Plating）

在光刻膠露出的區(qū)域進(jìn)行銅電鍍，形成RDL的導(dǎo)電層。這一步驟是RDL工藝的核心，通過電鍍的方式將銅沉積在暴露的UBM層上，形成連接芯片的焊盤和封裝外部引腳的導(dǎo)電通道。

6、光刻膠去除（PR Strip）

電鍍完成后，需要去除光刻膠，以便進(jìn)行后續(xù)的工藝步驟。這一步通常采用化學(xué)方法，將光刻膠從晶圓表面剝離。

7、UBM層蝕刻（UBM Etching）

采用濕法刻蝕技術(shù)，去除不需要的UBM層，只保留在RDL電鍍區(qū)域下方的UBM層。這一步驟確保了RDL結(jié)構(gòu)的精確性和完整性。

8、PI-2 Litho（第二層PI光刻）

最后，進(jìn)行第二層PI光刻，為RDL提供額外的保護(hù)。這一層PI層不僅增強了RDL的機械強度，還提高了封裝的可靠性，確保芯片在惡劣環(huán)境下仍能穩(wěn)定工作。

四、重布線層（RDL）工藝的構(gòu)造材質(zhì)

重布線層（RDL）的構(gòu)造并非隨意為之，而是經(jīng)過精心設(shè)計的材料組合。阻擋層通常采用Ti/Cu（鈦/銅）結(jié)構(gòu)，鈦層作為緩沖層，能夠有效防止銅原子向鈍化層擴(kuò)散，同時增強銅層與鈍化層之間的粘附力；銅層則作為電鍍的種子層，為后續(xù)的電鍍工藝提供堅實的基礎(chǔ)?；ヂ?lián)材料選用導(dǎo)電性能優(yōu)異的銅，確保信號在重布線層（RDL）中的高效傳輸。而介質(zhì)材料則多采用聚酰亞胺（PI），以其良好的絕緣性、耐熱性和機械強度，為重布線層（RDL）提供必要的保護(hù)與支撐。

五、重布線層（RDL）工藝的設(shè)計目標(biāo)

1、信號分配

重布線層（RDL）的一個主要目標(biāo)是將芯片的I/O（輸入/輸出）信號有效地分配到封裝的不同區(qū)域。這樣做可以優(yōu)化信號傳輸路徑，減少信號延遲和串?dāng)_。

2、電源分布

除了信號線的布置外，重布線層（RDL）還負(fù)責(zé)電源層的布置，確保芯片和封裝基板之間的電流穩(wěn)定傳輸，避免過高的電流密度導(dǎo)致過熱或燒毀問題。

3、尺寸與性能平衡

通過優(yōu)化重布線層（RDL）的布局，設(shè)計師可以在保持小封裝尺寸的同時，滿足高性能的要求。這對于高集成度的芯片尤為重要。

六、重布線層（RDL）工藝的設(shè)計步驟

重布線層（RDL）的設(shè)計通常包括以下幾個步驟：

1、信號分配分析

在設(shè)計重布線層（RDL）之前，首先要評估芯片內(nèi)部的信號連接方式，分析每個I/O引腳的功能和其需要的連接路徑。通過與芯片設(shè)計團(tuán)隊協(xié)作，確保信號線的最優(yōu)布局。

2、布線設(shè)計

根據(jù)需求進(jìn)行具體的重布線層（RDL）布線設(shè)計。重布線層（RDL）通常采用多層結(jié)構(gòu)，通過不同層次的線路進(jìn)行信號和電源的分配。設(shè)計時需要考慮布線路徑、走線長度、寬度、間距等，以優(yōu)化電氣性能并避免信號干擾。

3、電氣性能仿真

在設(shè)計完成后，通過仿真工具對重布線層（RDL）進(jìn)行電氣性能驗證。這包括信號完整性（SI）和電源完整性（PI）分析，確保高頻信號不會因布線不當(dāng)產(chǎn)生衰減，電源分布穩(wěn)定。

4、熱力分析與優(yōu)化

由于高功率芯片會產(chǎn)生大量熱量，重布線層（RDL）的設(shè)計還需要進(jìn)行熱力學(xué)分析。通過模擬熱流和散熱路徑，確保封裝內(nèi)的溫度不會過高，避免對芯片性能產(chǎn)生負(fù)面影響。

5、制造與測試驗證

重布線層（RDL）設(shè)計完成后，進(jìn)入制造階段。制造時需要根據(jù)設(shè)計圖紙進(jìn)行多層基板的制作，并通過各種測試方法驗證重布線層（RDL）的電氣連接性和機械穩(wěn)定性，確保封裝可以順利通過后續(xù)的可靠性測試。

七、重布線層（RDL）工藝技術(shù)與封裝的關(guān)系

重布線層（RDL）層通常作為芯片封裝的核心組成部分，與其他封裝結(jié)構(gòu)（如基板、外部引腳等）緊密配合。它不僅為芯片和封裝基板之間的連接提供了通路，還決定了封裝的電氣性能、散熱性能以及最終的封裝尺寸。

例如，像BGA（Ball Grid Array）或FCBGA（Flip Chip Ball Grid Array）封裝中，RDL負(fù)責(zé)將芯片的I/O引腳重分布到基板上的焊球位置，確保信號從芯片傳輸?shù)椒庋b外部的電路板。

八、重布線層（RDL）工藝的技術(shù)挑戰(zhàn)

1、多層結(jié)構(gòu)復(fù)雜性

重布線層（RDL）設(shè)計需要使用多層布線，這增加了設(shè)計的復(fù)雜性。設(shè)計師需要平衡信號傳輸質(zhì)量、熱性能和機械穩(wěn)定性等因素。

2、信號完整性問題

隨著芯片頻率和集成度的增加，重布線層（RDL）中的信號完整性問題變得愈發(fā)嚴(yán)重。如何減少信號的損失、避免信號串?dāng)_、提高抗干擾能力是重布線層（RDL）設(shè)計的關(guān)鍵。

3、尺寸與成本控制

在保證性能的前提下，重布線層（RDL）的設(shè)計需要盡量減少封裝的體積和制造成本。因此，如何通過優(yōu)化布線來減小封裝尺寸，并確保成本可控，是設(shè)計過程中必須考慮的因素。

九、重布線層（RDL）工藝的應(yīng)用與發(fā)展趨勢

當(dāng)前，重布線層（RDL）工藝的應(yīng)用的應(yīng)用領(lǐng)域主要有以下幾方面：

1、AI/HPC芯片

（1）2.5D封裝：CoWoS用RDL替代硅中介層連接GPU與HBM（成本降低30%）

（2）3D IC：混合鍵合前的臨時互聯(lián)層

2、移動設(shè)備

Fan-Out WLP：蘋果A系列處理器用重布線層（RDL）直接連接PCB，厚度減少40%

3、汽車電子

耐高溫重布線層（RDL）：摻釕銅導(dǎo)線可在150℃下穩(wěn)定工作

4、CIS傳感器

超細(xì)線路：0.8μm 重布線層（RDL）實現(xiàn)2000萬像素傳感器布線

重布線層（RDL）技術(shù)作為先進(jìn)封裝的核心互連方案，通過重分布芯片I/O信號實現(xiàn)三大關(guān)鍵應(yīng)用：在Flip Chip封裝中優(yōu)化焊球布局（Redistribute I/Os for bump alignment），在WLP晶圓級封裝中重構(gòu)布線路徑（Reconfigure routing paths），以及在SiP系統(tǒng)集成中搭建多芯片互連橋梁（Bridge multi-die interconnection）。這項"萬能布線"技術(shù)（Universal wiring solution）既能突破芯片原生I/O限制，又可實現(xiàn)微米級互連，同時降低30%以上封裝成本，已成為從2.5D/3D封裝到Chiplet集成的關(guān)鍵使能技術(shù)。

隨著集成電路技術(shù)的不斷進(jìn)步，封裝的要求也越來越高。重布線層（RDL）工藝技術(shù)在高性能芯片封裝中起著越來越重要的作用。尤其在像5G、AI、汽車電子等領(lǐng)域，對封裝的要求更是不斷提高。未來，重布線層（RDL）工藝技術(shù)將朝著更高頻、更小尺寸、更低成本的方向發(fā)展，同時加強與熱管理、可靠性分析等其他封裝領(lǐng)域的協(xié)同設(shè)計。

總結(jié)一下

重布線層（RDL）工藝是集成電路封裝中不可或缺的設(shè)計層，負(fù)責(zé)芯片與封裝之間的電氣連接與信號分配。它不僅影響封裝的電氣性能，還與封裝的尺寸、熱管理、成本等多個因素密切相關(guān)。隨著技術(shù)的發(fā)展，重布線層（RDL）工藝技術(shù)設(shè)計正變得越來越復(fù)雜，要求設(shè)計師在保證性能的同時，還需優(yōu)化尺寸、成本，并解決信號完整性等技術(shù)挑戰(zhàn)。

免責(zé)聲明

【我們尊重原創(chuàng)，也注重分享。文中的文字、圖片版權(quán)歸原作者所有，轉(zhuǎn)載目的在于分享更多信息，不代表本號立場，如有侵犯您的權(quán)益請及時私信聯(lián)系，我們將第一時間跟蹤核實并作處理，謝謝！】

審核編輯 黃宇