91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis 統(tǒng)一軟件平臺文檔

Xilinx賽靈思官微 ? 來源:未知 ? 2023-12-20 10:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AMD Vitis 軟件平臺是一款開發(fā)環(huán)境,主要用于開發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計。Vitis 工具與 AMD Vivado ML 設(shè)計套件相結(jié)合,可為設(shè)計開發(fā)提供更高層次的抽象。

本用戶指南涵蓋了 Vitis 入門、使用 Vitis Unified IDE、Bootgen 工具、Vitis Python CLI、軟件命令行工具、GNU 編譯器工具、嵌入式設(shè)計教程以及驅(qū)動程序和庫。如果您希望獲取完整版文檔,請至文末掃描二維碼進行下載。

Vitis 軟件平臺包括以下工具

  • Vitis Embedded - 用于開發(fā)在嵌入式 Arm 處理器上運行的 C/C++ 應(yīng)用代碼

  • 編譯器和仿真器 - 用于使用 AI 引擎陣列執(zhí)行設(shè)計

  • Vitis HLS - 用于開發(fā)基于 C/C++ 的 IP 塊,該 IP 塊主要針對 FPGA 架構(gòu)

  • Vitis Model Composer 是一種基于模型的設(shè)計工具,可在 MathWorks Simulink 環(huán)境中進行快速設(shè)計探索

  • 一系列性能優(yōu)化的開源庫函數(shù),如 DSP、視覺、求解器、超聲和 BLAS 等,其可采用 FPGA 架構(gòu)執(zhí)行,也可使用 AI 引擎執(zhí)行

工具與庫

wKgaomWCS86AFvZGAAAhcsU08nY767.png

Vitis 嵌入式

Vitis Embedded 是一個獨立的嵌入式軟件開發(fā)包,主要用于開發(fā)運行在嵌入式 Arm 處理器上的主機應(yīng)用。

wKgaomWCS86AdgdAAAAdMvcYF5k654.png

Vitis AIE DSP 設(shè)計工具

編譯器和仿真

AMD Versal 自適應(yīng) SoC 器件具有 AI 引擎陣列,有助于采用資源和電源都優(yōu)化的方式實現(xiàn)高性能 DSP 功能。將 AI 引擎與 FPGA 架構(gòu)資源一起使用,有助于非常高效地實現(xiàn)高性能 DSP 應(yīng)用。

wKgaomWCS8-AXBlLAAAUSglE0KE499.png

Vitis HLS

Vitis HLS 工具允許用戶通過將 C/C++ 函數(shù)綜合成 RTL,輕松創(chuàng)建復(fù)雜的 FPGA 算法。

Vitis HLS 工具與 Vivado ML 設(shè)計套件(用于綜合、布置和路由)及 Vitis 統(tǒng)一軟件平臺(用于異構(gòu)系統(tǒng)設(shè)計和應(yīng)用)高度整合。

wKgaomWCS8-Adx1tAAAF1EZMShQ531.png

Vitis Model Composer

Vitis Model Composer 是一款基于模型的設(shè)計工具,可在 MathWorks Simulink 環(huán)境中實現(xiàn)快速的設(shè)計探索。

此外,該工具還允許您使用一系列 AI 引擎和可編程邏輯 (HDL/HLS) 塊對設(shè)計進行建模和仿真。

wKgaomWCS8-AYfyOAAAIxjQax58249.png

Vitis 庫

性能優(yōu)化的開源庫,提供開箱即用的加速,對于采用 C、C++ 編寫的現(xiàn)有應(yīng)用而言,代碼修改極少,甚至不需要修改代碼。

按原樣利用特定領(lǐng)域的加速庫,通過修改適應(yīng)您的需求,或者在您的自定義加速器中用作算法構(gòu)建塊。

設(shè)計流程

Vitis 嵌入式軟件開發(fā)流程

wKgaomWCS8-ABJDhAACeLiHGpnU286.png ?

在 AMD 自適應(yīng) SoC 中為 Arm 嵌入式處理器子系統(tǒng)開發(fā) C/C++ 代碼的設(shè)計人員通常會使用該流程。

  • 硬件工程師不僅可設(shè)計可編程邏輯,而且還可使用 AMD Vivado ML 設(shè)計套件將硬件按 XSA 文件導(dǎo)出。

  • 軟件工程師可將這些硬件設(shè)計信息整合到他們的目標(biāo)平臺中,并可使用 Vitis 嵌入式軟件開發(fā)應(yīng)用代碼。

開發(fā)人員可在 Vitis 嵌入式軟件中執(zhí)行所有系統(tǒng)級驗證,并通過生成引導(dǎo)映像來啟動應(yīng)用。

2023.2 版本新特性

  • AIE-DSP 設(shè)計的新特性:AIE 仿真器和編譯器增強

  • 全新獨立 Vitis 嵌入式安裝程序:面向為 PS 子系統(tǒng)編寫嵌入式 C 代碼的設(shè)計人員

  • 最新 Vitis 統(tǒng)一 IDE (GUI):從 2023.2 版開始,Vitis 將在所有 Vitis 工具中提供一個全新的通用 GUI。

  • 配置文件、調(diào)試與跟蹤的新特性 — 面向 AMD Versal AIE 器件系列

+

wKgaomWCS8-AX_YpAAAClM7dEPs491.png

獲取完整版

《Vitis 統(tǒng)一軟件平臺文檔》

請掃描二維碼進行下載


原文標(biāo)題:Vitis 統(tǒng)一軟件平臺文檔

文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1798

    瀏覽量

    133440
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2200

    瀏覽量

    131151

原文標(biāo)題:Vitis 統(tǒng)一軟件平臺文檔

文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    為什么國產(chǎn)MCU的工程生態(tài)很難統(tǒng)一?

    背景 國產(chǎn) MCU 種類多、廠商眾多,生態(tài)碎片化明顯。 主要原因 廠商 SDK 不統(tǒng)一 :API、驅(qū)動結(jié)構(gòu)差異大 開發(fā)工具閉源 :無法統(tǒng)一配置流程 工程模板缺失 :初始化步驟、外設(shè)配置不致 社區(qū)
    發(fā)表于 01-28 09:25

    軟通動力簽約數(shù)字化統(tǒng)一支付平臺項目

    近日,軟通動力與安徽辰信息科技有限公司正式達成合作,將攜手共建“統(tǒng)一支付平臺”。該項目旨在打造“統(tǒng)一入口、統(tǒng)一管理、
    的頭像 發(fā)表于 01-23 16:30 ?788次閱讀

    全新AMD Vitis統(tǒng)一軟件平臺2025.2版本發(fā)布

    AMD Vitis統(tǒng)一軟件平臺 2025.2 版現(xiàn)已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)計環(huán)境,還增強了仿真功能以加快復(fù)雜設(shè)計。
    的頭像 發(fā)表于 12-12 15:06 ?657次閱讀

    潤和軟件繪就云邊端統(tǒng)一操作系統(tǒng)新藍圖

    “openEuler”)社區(qū),協(xié)同江蘇潤和軟件股份有限公司(以下簡稱“潤和軟件”)等數(shù)十家產(chǎn)業(yè)伙伴共同舉辦。作為社區(qū)核心共建者,潤和軟件受邀在多個分論壇發(fā)表主題演講,多維度呈現(xiàn)公司在基于openEuler的云邊端
    的頭像 發(fā)表于 11-20 09:42 ?485次閱讀
    潤和<b class='flag-5'>軟件</b>繪就云邊端<b class='flag-5'>統(tǒng)一</b>操作系統(tǒng)新藍圖

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

    您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現(xiàn)更靈活的使用場景。
    的頭像 發(fā)表于 11-18 11:13 ?3122次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹

    AMD Vitis AI 5.1測試版現(xiàn)已開放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 11-08 09:24 ?1310次閱讀

    AMD Vitis AI 5.1測試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 10-31 12:46 ?798次閱讀

    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    隨著 AMD Vitis 統(tǒng)一軟件平臺 2021.2 的發(fā)布,Vitis 引入了個 Tcl 腳本,用于在應(yīng)用程序運行的特定時間點協(xié)助查找棧
    的頭像 發(fā)表于 10-24 16:54 ?897次閱讀
    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    芯盾時代助力寧夏銀行統(tǒng)一身份認證平臺建設(shè)

    芯盾時代中標(biāo)寧夏銀行!芯盾時代依托自主研發(fā)的用戶身份與訪問管理產(chǎn)品,為寧夏銀行建設(shè)統(tǒng)一化、標(biāo)準(zhǔn)化、自動化的統(tǒng)一身份認證平臺,實現(xiàn)統(tǒng)一身份管理,統(tǒng)一
    的頭像 發(fā)表于 07-10 16:33 ?1050次閱讀

    全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進后的設(shè)計環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1760次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?2339次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    飛騰軟件支持平臺即將正式上線AI智能大腦

    遇到棘手的技術(shù)問題卻無人解答?搜索文檔耗時長?飛騰軟件支持平臺即將正式上線AI智能大腦,讓技術(shù)難題實現(xiàn)“秒回應(yīng)”!
    的頭像 發(fā)表于 06-13 11:37 ?1056次閱讀

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS IP,并使用嵌入式
    的頭像 發(fā)表于 06-13 09:50 ?1878次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    芯盾時代中標(biāo)某芯片公司統(tǒng)一身份管理平臺建設(shè)

    芯盾時代中標(biāo)某芯片公司,為其建設(shè)統(tǒng)一身份管理平臺,完善安全管理標(biāo)準(zhǔn)規(guī)范體系,實現(xiàn)用戶身份集中統(tǒng)一的全生命周期管理,有效提升公司的整體信息安全水平。
    的頭像 發(fā)表于 05-13 18:16 ?970次閱讀

    華企盾:守護企業(yè)機密,文檔加密軟件推薦

    在信息爆炸的時代,文檔所承載的價值日益凸顯,無論是企業(yè)的商業(yè)秘密、科研成果,還是個人的隱私信息,都依賴于文檔的安全存儲。然而,網(wǎng)絡(luò)環(huán)境的復(fù)雜多變使得文檔安全面臨諸多挑戰(zhàn),款可靠的
    的頭像 發(fā)表于 03-10 09:07 ?933次閱讀