11月20-21日，以“開放創(chuàng)芯，成就未來”為主題的ICCAD-Expo 2025在成都圓滿落幕。本次盛會不僅是行業(yè)交流的頂級平臺，更成為展示中國集成電路產業(yè)核心競爭力的重要窗口。作為半導體簽核領域的領軍企業(yè)，行芯科技深度參與其中，攜全新升級的Glory Signoff一站式簽核平臺及全系列軟件工具亮相，以自主可控、技術領先的簽核解決方案，與業(yè)界同仁共探產業(yè)創(chuàng)新之路。

產業(yè)高速增長下的核心挑戰(zhàn)：可靠簽核成剛需

大會伊始，中國半導體行業(yè)協(xié)會集成電路設計分會理事長魏少軍教授發(fā)布了權威的《中國集成電路設計業(yè)現(xiàn)狀與發(fā)展報告》，報告指出中國芯片設計業(yè)年均復合增長率高達19.6%，并預測會邁向萬億規(guī)模。這種爆發(fā)式增長背后是設計的極致復雜化：AI芯片、大算力車載芯片等正迅速采用3DIC等高端工藝。設計越復雜，簽核環(huán)節(jié)的準確性就越成為項目成敗的生命線。一次流片失敗的成本動輒數千萬，在“速度與質量”的雙重壓力下，產業(yè)對高精度、高可靠性Signoff工具的需求變得前所未有的迫切。

行芯科技：以自主可控的簽核基石，支撐產業(yè)創(chuàng)新

行芯科技深耕Signoff EDA核心技術多年，其打造的全系列工具鏈正是為應對這一核心挑戰(zhàn)而生。我們深刻理解，一個持續(xù)高速增長、邁向高端的產業(yè)，必須建立在自主可控的底層工具鏈之上。行芯科技的全系列工具不僅實現(xiàn)了技術自主，更精準匹配了3DIC等前沿架構的簽核需求，旨在為先進芯片設計企業(yè)降低研發(fā)風險、加速產品落地提供堅實支撐。

3DIC Signoff三大核心優(yōu)勢破解行業(yè)痛點

針對3DIC芯片堆疊帶來的耦合寄生、信號/電源完整性等簽核難題，行芯科技在分論壇帶來《后摩爾時代3DIC Signoff破局之道》主題演講，詳細介紹行芯自研的業(yè)內首個多Die Face-to-Face晶圓堆棧設計中的寄生參數并行提取和EM/IR解決方案，在純國產先進工藝3DIC芯片Tapeout中的應用實踐。GloryEX實現(xiàn)高精度的跨層芯片電容提取與網表仿真驗證，確保3DIC芯片在Signoff環(huán)節(jié)的數據基石，GloryBolt，GloryEye和PhyBolt從PI、SI、Power、Thermal等多維度為3DIC設計提供全方位簽核驗證。GloryEX和GloryBolt憑借高精度、高效率、全場景覆蓋的幾大技術優(yōu)勢引起行業(yè)關注：

異構集成寄生參數提取值與上下層芯片整體提取值對比精度控制在3%以內。

支持面對面 (Face-to-Face，F(xiàn)2F) 晶圓堆棧3DIC設計寄生參數提取，支持高密度混合鍵合（Hybrid Bonding, HB）并支持TSV建模，通過分層提取與網表融合技術，實現(xiàn)跨芯片時序簽核驗證閉環(huán)。

支持高精度Field Solver和快速圖形匹配方式提取3DIC界面電容，滿足精度和效率的不同需求?；贕TF可實現(xiàn)不同晶圓廠不同工藝芯片的CAPTAB數據庫融合，生成新的適用3DIC提取的CAPTAB，有效解決了多源數據統(tǒng)一與協(xié)同設計的難題。

3DIC EM/IR驗證突破HB容量限制，通過算法創(chuàng)新，原生支持WoW堆疊形式高頻信號Die間傳輸耦合，以定制化方案適配國產設計和工藝在電源完整性驗證需求。

構建功耗-熱集成仿真框架，實現(xiàn)3DIC設計早期熱可行性分析介入，在多Die設計中為不同散熱方案評估可行性，在物理設計后同步完成功耗簽核和熱簽核。

展望未來，行芯科技將繼續(xù)秉持“開放創(chuàng)芯”的理念，堅定不移地投入Signoff EDA核心技術的研發(fā)。期待與全球產業(yè)鏈伙伴深化合作，以自主可控、技術過硬的全系列簽核工具鏈，共同賦能中國集成電路產業(yè)提升核心競爭力，成就數字時代的新未來。