高速ADC芯片ADS930：特性、原理與應(yīng)用全解析

在電子設(shè)備的設(shè)計與開發(fā)中，模擬信號與數(shù)字信號的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，而ADC（模擬 - 數(shù)字轉(zhuǎn)換器）則扮演著這一轉(zhuǎn)換過程的核心角色。今天，我們要深入探討的是德州儀器（Texas Instruments）推出的一款高性能ADC——ADS930。

文件下載：ads930.pdf

一、ADS930的基本特性

1. 供電與輸入特性

ADS930可在+3V至+5V的電源下穩(wěn)定工作，電源容差高達10%，適用范圍廣泛。它采用單端輸入，輸入范圍為1V至2V，內(nèi)部集成了參考電路，為轉(zhuǎn)換提供穩(wěn)定的參考電壓。

2. 性能優(yōu)勢

• 低功耗：在+3V供電時，功耗僅為66mW，非常適合電池供電的設(shè)備。
• 高信噪比：達到46dB，能有效減少信號噪聲，提高轉(zhuǎn)換精度。
• 低DNL：僅為0.4LSB，保證了良好的線性度。
• 封裝形式：采用SSOP - 28封裝，體積小巧，便于在電路板上布局。

二、工作原理剖析

1. 流水線架構(gòu)

ADS930采用流水線架構(gòu)，由7個階段組成，每個階段包含一個兩位量化器和一個兩位數(shù)模轉(zhuǎn)換器（DAC）。外部時鐘信號控制量化器工作，各量化器輸出通過延遲線進行時間對齊，再經(jīng)數(shù)字誤差校正電路調(diào)整輸出數(shù)據(jù)，確保了出色的差分線性度和8位分辨率下無丟失碼。

2. 跟蹤/保持電路

跟蹤/保持電路是ADS930的重要組成部分。內(nèi)部時鐘的非重疊兩相信號φ1和φ2控制開關(guān)，采樣時輸入信號存儲在輸入電容底板，下一相位輸入電容底板連接，反饋電容切換到運算放大器輸出，完成電荷重新分配，實現(xiàn)跟蹤/保持功能。該電路能將單端輸入信號轉(zhuǎn)換為全差分信號，提高了信號的信噪比。

3. 內(nèi)部參考電路

內(nèi)部參考電路為內(nèi)部各級提供固定參考電壓。電阻梯（REFT和REFB）兩端由緩沖放大器驅(qū)動，輸出引腳用于連接外部旁路電容，可降低高頻開關(guān)噪聲，提高性能。此外，芯片還提供+1.0V的額外電壓，但該電壓未經(jīng)過緩沖，使用時需注意。

三、電氣特性詳解

1. 分辨率與輸入特性

ADS930的分辨率為8位，在-40°C至+85°C的溫度范圍內(nèi)都能穩(wěn)定工作。模擬輸入方面，差分滿量程輸入范圍為0.5Vp - p，單端滿量程輸入范圍為1Vp - p，共模電壓為+1.25V至+1.75V。

2. 動態(tài)特性

在動態(tài)特性上，ADS930表現(xiàn)出色。差分線性誤差小，無丟失碼，積分非線性誤差低，無雜散動態(tài)范圍和雙音互調(diào)失真都能滿足大多數(shù)應(yīng)用的需求。信號 - 噪聲比在不同輸入頻率下都能保持較高水平，確保了信號的高質(zhì)量轉(zhuǎn)換。

3. 數(shù)字輸入與輸出特性

數(shù)字輸入與TTL/HCT兼容的CMOS邏輯電平，輸入電流小，輸入電容低。數(shù)字輸出同樣采用TTL/HCT兼容的CMOS邏輯，輸出編碼為直偏移二進制，具有3態(tài)使能和禁用功能，方便與其他數(shù)字電路接口。

四、應(yīng)用電路設(shè)計

1. 模擬輸入驅(qū)動電路

• 交流耦合單端接口電路：使用高速運算放大器（如OPA650、OPA658）實現(xiàn)交流耦合單端接口，通過中點參考電壓偏置雙極性輸入信號，電容和電阻組成高通濾波器，可根據(jù)需要設(shè)置截止頻率。
• 單電源應(yīng)用電路：適用于單電源系統(tǒng)，通過中點參考電壓偏置輸入信號，同時利用電容和電阻組成高通濾波器，電阻還可隔離運算放大器輸出與容性負載，減少增益峰值和振蕩。
• 直流耦合接口電路：使用高速運算放大器對輸入信號進行電平轉(zhuǎn)換，滿足ADS930的輸入要求。通過內(nèi)部參考電壓和電阻分壓器調(diào)整運算放大器的偏置電壓，同時注意選擇合適的運算放大器，考慮其輸出擺幅、輸入共模范圍和偏置電流等參數(shù)。

2. 時鐘輸入設(shè)計

ADS930的時鐘輸入支持+5V或+3V的CMOS邏輯電平。為了達到最佳性能，建議使用高速或先進的CMOS邏輯提供時鐘信號，時鐘信號的占空比應(yīng)盡量接近50%，上升和下降時間應(yīng)小于2ns。對于輸入頻率接近奈奎斯特頻率或欠采樣的應(yīng)用，要特別注意時鐘抖動，因為時鐘抖動會導(dǎo)致孔徑抖動，影響信噪比。

3. 電源管理

ADS930具有低功耗特性，還可通過進入掉電模式進一步降低功耗。將掉電引腳（Pin 17）置為邏輯“高”，可使電源電流降低約70%。在掉電模式下，數(shù)字輸出處于3態(tài)，轉(zhuǎn)換器不處理采樣信號。去除掉電條件后，需要5個時鐘周期的延遲才能輸出有效數(shù)據(jù)。

4. 去耦與接地設(shè)計

為了保證ADS930的性能，需要合理進行去耦和接地設(shè)計。芯片有多個電源引腳，建議將其視為模擬組件，僅使用模擬電源供電，以避免數(shù)字電源噪聲的干擾。同時，在電源和參考引腳附近添加合適的旁路電容，降低高頻噪聲，提高電路的穩(wěn)定性。

五、總結(jié)與展望

ADS930憑借其高速、低功耗、高信噪比等優(yōu)點，在電池供電設(shè)備、攝像機、便攜式測試設(shè)備、計算機掃描儀和通信等領(lǐng)域都有廣泛的應(yīng)用前景。作為電子工程師，在設(shè)計過程中，我們需要充分了解其特性和工作原理，合理設(shè)計應(yīng)用電路，以發(fā)揮其最大性能。同時，隨著電子技術(shù)的不斷發(fā)展，我們也期待類似的高性能ADC能夠不斷涌現(xiàn)，為電子設(shè)備的發(fā)展提供更強大的支持。

你在使用ADS930的過程中遇到過哪些問題？你認為它在哪些應(yīng)用場景中還可以進一步優(yōu)化？歡迎在評論區(qū)分享你的經(jīng)驗和想法。