探索DS90UB901Q/DS90UB902Q：汽車應(yīng)用的理想FPD - Link III芯片組

在汽車電子領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝?、穩(wěn)定性和可靠性至關(guān)重要。DS90UB901Q/DS902Q作為德州儀器（TI）推出的一款FPD - Link III芯片組，專為汽車攝像頭系統(tǒng)與主機(jī)控制器/電子控制單元（ECU）之間的直接連接而設(shè)計(jì)，能有效滿足汽車應(yīng)用的嚴(yán)苛要求。今天我們就來(lái)深入了解一下這款芯片組。

文件下載：DS90UB902QSQE NOPB.pdf

芯片組特性亮點(diǎn)

高速與穩(wěn)定傳輸

• 寬頻支持：支持10 MHz至43 MHz的輸入PCLK，數(shù)據(jù)吞吐量可達(dá)160 Mbps至688 Mbps，能適應(yīng)不同的應(yīng)用場(chǎng)景和數(shù)據(jù)傳輸需求。
• 單差分對(duì)互連：通過(guò)單差分對(duì)實(shí)現(xiàn)高速前向通道和雙向控制通道的數(shù)據(jù)傳輸，簡(jiǎn)化了PCB布線和電纜設(shè)計(jì)，減少了并行數(shù)據(jù)和時(shí)鐘路徑之間的偏斜問(wèn)題，顯著降低了系統(tǒng)成本。
• 嵌入式時(shí)鐘技術(shù)：采用TI的嵌入式時(shí)鐘技術(shù)，可在單差分對(duì)上實(shí)現(xiàn)透明的全雙工通信，攜帶不對(duì)稱的雙向控制信息，且不依賴視頻消隱間隔。

數(shù)據(jù)完整性保障

• CRC校驗(yàn)：16位數(shù)據(jù)有效負(fù)載中包含可選的CRC（循環(huán)冗余校驗(yàn)）數(shù)據(jù)完整性選項(xiàng)，可監(jiān)控傳輸鏈路錯(cuò)誤，確保數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。
• 鏈路狀態(tài)監(jiān)測(cè)：解串器的LOCK輸出報(bào)告引腳和AT - SPEED BIST診斷功能可驗(yàn)證鏈路完整性，當(dāng)檢測(cè)到錯(cuò)誤時(shí)，PASS引腳會(huì)發(fā)出信號(hào)通知主機(jī)控制器。

電氣特性與可靠性

• 寬電壓兼容：支持1.8V或3.3V的并行總線接口，具有良好的電壓兼容性。
• ESD保護(hù)：符合ISO 10605 ESD和IEC 61000 - 4 - 2 ESD標(biāo)準(zhǔn)，能有效抵抗靜電放電，提高芯片的可靠性。
• 汽車級(jí)標(biāo)準(zhǔn)：經(jīng)過(guò)AEC - Q100 Grade 2認(rèn)證，工作溫度范圍為 - 40°C至 + 105°C，適用于汽車惡劣的工作環(huán)境。

低功耗與靈活性

• 電源管理：串行器和解串器均有PDB輸入引腳，可控制設(shè)備的開啟和關(guān)閉，實(shí)現(xiàn)電源管理。在電源關(guān)閉模式下，可降低功耗。
• GPIO功能：最多有6個(gè)可編程GPIO，可用于控制和響應(yīng)各種命令，增加了系統(tǒng)設(shè)計(jì)的靈活性。

功能模塊解析

串行幀格式

芯片組以特定的串行幀格式傳輸和接收像素?cái)?shù)據(jù)。高速前向通道是一個(gè)28位符號(hào)，包含16位的相機(jī)數(shù)據(jù)和控制信息，CLK1和CLK0代表串行流中的嵌入式時(shí)鐘。數(shù)據(jù)有效負(fù)載經(jīng)過(guò)隨機(jī)化、平衡和加擾處理，適合通過(guò)交流耦合鏈路傳輸，并可通過(guò)4位CRC函數(shù)進(jìn)行校驗(yàn)。雙向控制通道數(shù)據(jù)與高速前向數(shù)據(jù)一起在同一串行鏈路上傳輸，實(shí)現(xiàn)全雙工通信。

雙向控制總線與I2C模式

• I2C兼容接口：通過(guò)雙向控制通道，可對(duì)DS90UB901Q、DS90UB902Q或外部遠(yuǎn)程設(shè)備（如相機(jī)）進(jìn)行編程。時(shí)鐘（SCL）和數(shù)據(jù)（SDA）線用于寄存器編程事務(wù)，這兩條線為開漏I/O，需通過(guò)外部電阻上拉至VDDIO。
• 模式選擇：每個(gè)設(shè)備可根據(jù)MODE引腳的設(shè)置，作為I2C從代理或主代理工作。當(dāng)MODE引腳設(shè)置為高電平時(shí)，設(shè)備作為從代理；設(shè)置為低電平時(shí)，作為主代理。串行器和解串器的MODE配置必須互補(bǔ)。

從時(shí)鐘拉伸

為了與I2C總線上的遠(yuǎn)程設(shè)備進(jìn)行通信和同步，I2C主控制器/MCU必須支持從時(shí)鐘拉伸。芯片組在數(shù)據(jù)傳輸期間利用總線時(shí)鐘拉伸（將SCL線拉低），I2C從設(shè)備在每個(gè)I2C數(shù)據(jù)傳輸?shù)牡?個(gè)時(shí)鐘之前（ACK信號(hào)之前）將SCL線拉低，直到遠(yuǎn)程外設(shè)響應(yīng)。

ID[x]地址解碼器

ID[x]引腳用于解碼和設(shè)置串行器/解串器的物理從地址（僅I2C），通過(guò)一個(gè)10 kΩ電阻上拉至VDD（1.8V）和一個(gè)下拉電阻（RID），可設(shè)置六種可能的地址之一，允許總線上最多連接六個(gè)設(shè)備。

應(yīng)用模式詳解

相機(jī)模式

• 工作原理：I2C事務(wù)由解串器側(cè)的主控制器發(fā)起。解串器中的I2C從核心檢測(cè)事務(wù)是針對(duì)串行器還是串行器處的從設(shè)備，通過(guò)雙向控制通道發(fā)送命令啟動(dòng)事務(wù)。串行器接收命令并在其本地I2C總線上生成I2C事務(wù)，同時(shí)捕獲響應(yīng)并在正向通道鏈路上返回。解串器解析響應(yīng)并將適當(dāng)?shù)捻憫?yīng)傳遞到解串器的I2C總線。
• 配置要點(diǎn)：將串行器的MODE引腳設(shè)置為低電平，解串器的MODE引腳設(shè)置為高電平。在發(fā)起I2C命令之前，需對(duì)解串器進(jìn)行編程，設(shè)置目標(biāo)從設(shè)備地址和串行器設(shè)備地址。

顯示模式

• 工作原理：I2C事務(wù)由連接到串行器的控制器發(fā)起。串行器中的I2C從核心檢測(cè)事務(wù)是針對(duì)串行器內(nèi)部寄存器、解串器內(nèi)部寄存器還是連接到解串器I2C主接口的遠(yuǎn)程從設(shè)備，通過(guò)正向通道鏈路發(fā)送命令啟動(dòng)事務(wù)。解串器接收命令并在其本地I2C總線上生成I2C事務(wù)，捕獲響應(yīng)并作為命令在雙向控制通道上返回。串行器解析響應(yīng)并將適當(dāng)?shù)捻憫?yīng)傳遞到串行器的I2C總線。
• 配置要點(diǎn)：將串行器的MODE引腳設(shè)置為高電平，解串器的MODE引腳設(shè)置為低電平。在發(fā)起I2C命令之前，需對(duì)串行器進(jìn)行編程，設(shè)置目標(biāo)從設(shè)備地址和串行器設(shè)備地址。在顯示模式下，解串器的0x08h ~ 0x17h寄存器必須重置為0x00。

CRC檢測(cè)

芯片組在傳輸過(guò)程中為每個(gè)符號(hào)保留4位CRC用于檢查鏈路完整性。解串器側(cè)的PASS狀態(tài)引腳可標(biāo)記與遠(yuǎn)程設(shè)備之間傳輸數(shù)據(jù)的不匹配情況。解串器的PLL必須先鎖定（LOCK引腳為高電平），以確保PASS狀態(tài)有效。當(dāng)檢測(cè)到錯(cuò)誤時(shí)，PASS引腳置低，并可通過(guò)CRC寄存器管理數(shù)據(jù)錯(cuò)誤計(jì)數(shù)。

設(shè)計(jì)與應(yīng)用注意事項(xiàng)

電源與布局

• 電源系統(tǒng)：為芯片組提供低噪聲的電源饋送至關(guān)重要。建議使用薄介質(zhì)（2至4密耳）的電源/接地夾層，以提供具有低電感寄生效應(yīng)的平面電容。外部旁路電容應(yīng)包括RF陶瓷和鉭電解電容，且表面貼裝電容因其較小的寄生效應(yīng)而更受推薦。
• PCB布局：采用至少四層板，包含電源和接地層。將LVCMOS信號(hào)與差分線分開，以防止耦合。推薦使用緊密耦合的100Ω差分線，以減少輻射和提高抗干擾能力。

傳輸介質(zhì)

• 電纜選擇：芯片組適用于多種平衡電纜，最佳性能在43 MHz、10米長(zhǎng)度的屏蔽雙絞線（STP）電纜上實(shí)現(xiàn)。電纜的選擇應(yīng)考慮其衰減、近端串?dāng)_和線對(duì)間偏斜等參數(shù)。
• 信號(hào)質(zhì)量評(píng)估：可通過(guò)監(jiān)測(cè)CMLOUT P/N輸出的差分眼圖來(lái)評(píng)估傳輸介質(zhì)接收端的信號(hào)質(zhì)量，使用差分探頭在CMLOUT P/N引腳的終端電阻上進(jìn)行測(cè)量。

其他要點(diǎn)

• AC耦合：SER/DES僅支持通過(guò)集成DC平衡解碼方案的AC耦合互連，在FPD - Link III信號(hào)路徑中需串聯(lián)外部AC耦合電容。
• GPIO應(yīng)用：芯片組最多有6個(gè)GPIO，可根據(jù)需要配置為輸入或輸出端口。在配置為解串器GPI到串行器GPO通信時(shí)，GPIO最大切換速率可達(dá)66 kHz；而串行器GPI到解串器GPO的數(shù)據(jù)傳輸受PCLK最大數(shù)據(jù)速率限制。

DS90UB901Q/DS902Q芯片組憑借其卓越的性能和豐富的功能，為汽車攝像頭系統(tǒng)的數(shù)據(jù)傳輸提供了可靠的解決方案。在實(shí)際設(shè)計(jì)中，我們需要充分考慮其特性和應(yīng)用要求，合理進(jìn)行電路設(shè)計(jì)和布局，以實(shí)現(xiàn)最佳的系統(tǒng)性能。希望本文能為電子工程師們?cè)谑褂眠@款芯片組時(shí)提供有價(jià)值的參考。你在使用類似芯片組的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。