隨著摩爾定律放緩與AI算力需求的爆發(fā)式增長(zhǎng)，傳統(tǒng)芯片設(shè)計(jì)模式正面臨研發(fā)成本高昂、能耗巨大、迭代周期長(zhǎng)的多重壓力。在此背景下，Chiplet(芯粒)技術(shù)成為推動(dòng)集成電路產(chǎn)業(yè)持續(xù)演進(jìn)的關(guān)鍵路徑。2025年12月20日，第四屆“HiPi Chiplet 論壇”在北京隆重舉行，聚焦“探索芯前沿，驅(qū)動(dòng)新智能”。

作為RISC-V芯片企業(yè)代表，躍昉科技參與協(xié)辦 “開創(chuàng)生態(tài)分論壇”，圍繞 “開放融合，創(chuàng)享芯粒生態(tài)” 展開深度研討。躍昉科技產(chǎn)品總監(jiān)葉小波發(fā)表了題為 《敏捷造芯：利用“Chiplet+DSA”復(fù)用實(shí)現(xiàn)SoC的系列化演進(jìn)》 的主題演講，分享了在RISC-V架構(gòu)下通過Chiplet與DSA(領(lǐng)域?qū)Ｓ眉铀倨?的深度融合，實(shí)現(xiàn)高性能、低功耗、可復(fù)用的SoC設(shè)計(jì)路徑。

Chiplet + DSA：以復(fù)用實(shí)現(xiàn)敏捷設(shè)計(jì)與能效躍升

面對(duì)AI算力中心“能耗高、ROI難”的普遍挑戰(zhàn)，傳統(tǒng)通用計(jì)算架構(gòu)已難以滿足極致能效比(FLOPS/W)與性價(jià)比(FLOPS/$)的要求。葉小波指出，通過 “固定IO底座 + DSA驅(qū)動(dòng)” 的Chiplet設(shè)計(jì)方案，可實(shí)現(xiàn)芯片設(shè)計(jì)的模塊化、復(fù)用化和場(chǎng)景化優(yōu)化。

該方案以高帶寬、低功耗的互連底座為基礎(chǔ)，集成通用計(jì)算芯粒(GC-Chiplet)與各類領(lǐng)域?qū)Ｓ眉铀傩玖?DSA-Chiplet)。IO底座提供一致的內(nèi)存訪問、高速互聯(lián)與外設(shè)接口，而DSA芯粒則針對(duì)AI推理、視頻編解碼、數(shù)據(jù)壓縮、網(wǎng)絡(luò)協(xié)議處理等不同負(fù)載進(jìn)行架構(gòu)級(jí)優(yōu)化。這種設(shè)計(jì)不僅大幅提升能效，更通過芯粒的即插即用與復(fù)用，顯著降低多次流片成本，縮短開發(fā)周期。

系列化演進(jìn)：一芯多用，隨場(chǎng)景敏捷定制

基于同一套IO底座，通過替換或疊加不同的DSA芯粒，可快速衍生出適應(yīng)不同場(chǎng)景的SoC系列。例如：

在AI推理場(chǎng)景，可集成AI-DSA芯粒，實(shí)現(xiàn)數(shù)萬倍于通用CPU的能效提升;

在多媒體處理場(chǎng)景，加入視頻編解碼DSA，高效完成4K/8K實(shí)時(shí)轉(zhuǎn)碼;

在數(shù)據(jù)存儲(chǔ)與網(wǎng)絡(luò)場(chǎng)景，搭載存儲(chǔ)加速與協(xié)議處理DSA，實(shí)現(xiàn)低延遲、高吞吐的數(shù)據(jù)處理。

這種“底座+加速器”的可組合架構(gòu)，使芯片能夠靈活響應(yīng)快速變化的市場(chǎng)需求，支持從云端服務(wù)器、智能網(wǎng)卡，到邊緣計(jì)算設(shè)備的多場(chǎng)景覆蓋，真正實(shí)現(xiàn) “一芯多面、敏捷演化”。

共建開放生態(tài)，推動(dòng)芯?；ヂ?lián)與標(biāo)準(zhǔn)協(xié)同

芯粒技術(shù)的規(guī)模化發(fā)展，離不開開放、協(xié)同的產(chǎn)業(yè)生態(tài)。當(dāng)前，芯?；ミB標(biāo)準(zhǔn)化、開發(fā)工具鏈支持等問題仍是行業(yè)共同挑戰(zhàn)。躍昉科技通過自主研發(fā)的LeapEMU企業(yè)級(jí)模擬平臺(tái)，為多芯粒系統(tǒng)提供高性能驗(yàn)證與開發(fā)環(huán)境，大幅降低設(shè)計(jì)門檻。同時(shí)，公司積極攜手華發(fā)集團(tuán)等領(lǐng)軍企業(yè)與機(jī)構(gòu)，共同發(fā)起成立 RDSA產(chǎn)業(yè)聯(lián)盟，圍繞“RISC-V + Chiplet + DSA”構(gòu)建從技術(shù)到市場(chǎng)的全鏈條創(chuàng)新生態(tài)。

聯(lián)盟致力于推動(dòng)芯粒接口標(biāo)準(zhǔn)、認(rèn)證體系與協(xié)同設(shè)計(jì)機(jī)制的建設(shè)，目標(biāo)形成可復(fù)用、可流通的芯粒開放生態(tài)，助力中國(guó)集成電路產(chǎn)業(yè)在智能算力時(shí)代構(gòu)建自主、高效、可持續(xù)的技術(shù)體系與供應(yīng)鏈能力。

芯粒不僅是技術(shù)的突破，更是設(shè)計(jì)方法與產(chǎn)業(yè)生態(tài)的重構(gòu)。躍昉科技將持續(xù)聚焦RISC-V與Chiplet深度融合路徑，以開放姿態(tài)攜手上下游伙伴，共同推動(dòng)計(jì)算基礎(chǔ)設(shè)施向高效、敏捷、綠色的未來演進(jìn)。