LTC6754高速比較器：特性、應用與設計要點

在高速電子設計領域，比較器是至關重要的元件，它能夠快速準確地比較兩個輸入信號的大小，并輸出相應的邏輯電平。今天，我們要深入探討的是Linear Technology公司的LTC6754高速軌到軌輸入比較器，它具有LVDS兼容輸出，在眾多高速應用中表現(xiàn)出色。

文件下載：LTC6754.pdf

一、LTC6754的關鍵特性

1. 高速性能

LTC6754具有出色的高速性能，典型傳播延遲僅為1.8ns，過驅(qū)動色散僅為1ns（10mV至125mV過驅(qū)動），最高切換速率可達890Mbps。這種高速特性使得它在時鐘和數(shù)據(jù)恢復、高速數(shù)據(jù)采集系統(tǒng)等對時序要求極高的應用中表現(xiàn)卓越。

2. 軌到軌輸入與LVDS兼容輸出

該比較器的輸入可以超出電源軌，實現(xiàn)軌到軌輸入，這大大擴展了其輸入電壓范圍。同時，其輸出級與LVDS兼容，能夠直接驅(qū)動LVDS負載，方便與其他LVDS設備進行接口。

3. 低靜態(tài)電流與寬電源范圍

LTC6754的靜態(tài)電流僅為13.4mA，在低功耗設計中具有明顯優(yōu)勢。其電源范圍為2.4V至5.25V，能夠適應不同的電源環(huán)境。

4. 可調(diào)節(jié)遲滯與輸出鎖存

對于QFN封裝的LTC6754，提供了一個單獨的引腳（LE/HYST），用戶可以通過該引腳調(diào)節(jié)比較器的遲滯，遲滯范圍從0mV（關閉）到40mV。此外，該引腳還可以用于鎖存輸出狀態(tài)，方便快速捕獲比較器的輸出狀態(tài)。

5. 低功耗關機模式

LTC6754具有關機模式，在關機模式下，電源電流從13.4mA降低到1.1mA以下，并且能夠在120ns內(nèi)喚醒，適用于對功耗敏感的應用。

二、電氣特性分析

1. 電源電壓與輸入輸出范圍

輸入電源電壓（VCCI - VEE）和輸出電源電壓（VCCO - VEE）范圍均為2.4V至5.25V，輸入電壓范圍為VEE - 0.2V至VCCI + 0.1V，這保證了其在不同電源和輸入條件下的穩(wěn)定工作。

2. 輸入失調(diào)電壓與漂移

輸入失調(diào)電壓（VOS）典型值為±0.75mV，失調(diào)電壓漂移（TCVOS）為18μV/oC，這些參數(shù)對于高精度應用非常重要。

3. 遲滯特性

默認遲滯電壓為4.5mV，通過LE/HYST引腳可以調(diào)節(jié)遲滯大小，最大可達40mV。遲滯的存在可以有效減少輸入噪聲引起的輸出抖動。

4. 傳播延遲與抖動

傳播延遲典型值為1.8ns，抖動在不同輸入頻率和帶寬下有不同的表現(xiàn)，例如在245.76MHz輸入、200mVP - P時，RMS抖動為1.5ps，這使得它在高頻應用中能夠保持低抖動性能。

三、典型應用場景

1. 時鐘和數(shù)據(jù)恢復

在數(shù)字系統(tǒng)中，時鐘信號可能會受到干擾而失真，LTC6754可以將失真的時鐘信號恢復為標準的LVDS信號，確保系統(tǒng)的正常運行。

2. 電平轉(zhuǎn)換

它可以將不同電平的信號轉(zhuǎn)換為LVDS電平，實現(xiàn)不同邏輯電平之間的接口。

3. 高速數(shù)據(jù)采集系統(tǒng)

在高速數(shù)據(jù)采集系統(tǒng)中，需要快速準確地比較輸入信號，LTC6754的高速性能和低抖動特性使其成為理想的選擇。

4. 窗口比較器

通過設置合適的遲滯和參考電壓，LTC6754可以實現(xiàn)窗口比較功能，用于檢測輸入信號是否在指定的范圍內(nèi)。

5. 高速線接收器

在高速通信中，LTC6754可以作為高速線接收器，接收并處理差分信號，具有良好的共模抑制能力。

四、設計要點與注意事項

1. 電源布局與旁路

為了獲得最佳性能，正電源引腳應充分旁路到VEE引腳，建議使用低ESR和ESL的電容器。對于具有單獨輸入和輸出電源的版本，旁路電容器應分別連接到VEE引腳，避免在兩個正電源之間放置電容器，以防止輸出開關引起的干擾耦合到輸入。

2. 輸出負載連接

LTC6754設計用于驅(qū)動100Ω負載連接到LVDS標準電平。如果可能，應將100Ω負載直接連接到輸出引腳（Q和Q）。如果無法靠近LVDS接收器，應使用50Ω傳輸線將輸出路由到接收器，并確保兩條輸出線上的走線對稱，以保持信號完整性。

3. 輸入保護

輸入級具有內(nèi)部ESD保護，但如果輸入電流可能超過絕對最大額定值，則需要外部輸入保護電路。例如，當輸入超過正或負電源300mV時，應使用外部串聯(lián)電阻限制電流小于10mA。

4. 遲滯調(diào)整

在需要額外噪聲抑制的應用中，可以通過LE/HYST引腳增加遲滯。但在處理小或快速差分信號時，可能需要消除遲滯。在調(diào)整遲滯時，應注意電阻的選擇，避免引入過大的誤差。

5. 鎖存功能使用

對于QFN封裝的LTC6754，鎖存功能可以通過LE/HYST引腳實現(xiàn)。在使用鎖存功能時，應注意鎖存建立時間、保持時間和輸出延遲等參數(shù)，確保正確捕獲和保持比較器的輸出狀態(tài)。

五、總結(jié)

LTC6754是一款性能卓越的高速比較器，具有高速、低功耗、寬輸入范圍、可調(diào)節(jié)遲滯和輸出鎖存等優(yōu)點。在設計高速電子系統(tǒng)時，合理使用LTC6754可以提高系統(tǒng)的性能和可靠性。但在實際應用中，需要注意電源布局、輸出負載連接、輸入保護等設計要點，以確保其發(fā)揮最佳性能。你在使用LTC6754或其他高速比較器時，遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。