探索LMKDB11xx：PCIe時鐘緩沖器的卓越之選

在當今高速發(fā)展的電子領域，PCIe技術的應用日益廣泛，對于時鐘緩沖器的性能要求也越來越高。TI推出的LMKDB11xx系列PCIe Gen 1至Gen 7超低抖動LP - HCSL時鐘緩沖器，以其卓越的性能和豐富的特性，為工程師們提供了理想的解決方案。

文件下載：lmkdb1102.pdf

一、產(chǎn)品概述

LMKDB11xx系列包括LMKDB1102、LMKDB1104、LMKDB1104FS、LMKDB1108、LMKDB1108FS、LMKDB1112、LMKDB1120和LMKDB1120FS等型號。這些設備是DB2000QL兼容的時鐘緩沖器，專為PCIe Gen 1到Gen 7應用設計，具備超低附加抖動和超低傳播延遲的特點，能為整個時鐘路徑提供足夠的抖動余量，尤其適用于PCIe Gen 5、Gen 6和Gen 7的緩沖級聯(lián)以及以太網(wǎng)扇出應用。同時，該系列支持1.8V和3.3V兩種電源電壓，提供了更高的設計靈活性。

二、產(chǎn)品特性亮點

（一）超低附加抖動

在高速數(shù)據(jù)傳輸中，抖動是影響信號質(zhì)量的關鍵因素。LMKDB11xx系列在這方面表現(xiàn)出色，以156.25MHz為例，其最大12kHz至20MHz RMS附加抖動僅為31fs。對于不同的PCIe世代，附加抖動也極低，如PCIe Gen 4最大附加抖動為13fs，Gen 5為5fs，Gen 6為3fs，Gen 7為2.1fs。如此低的附加抖動，能有效保證信號的穩(wěn)定性和準確性，減少數(shù)據(jù)傳輸中的錯誤。

（二）靈活的輸入輸出特性

1. 輸入特性
   • 多種輸入配置支持：支持DC耦合HCSL輸入、DC耦合LVDS輸入（需外部100Ω終端電阻）、AC耦合輸入（內(nèi)部自偏置）以及內(nèi)部50Ω接地終端等四種不同配置。對于有兩個輸入的設備，還可進行單獨的AC耦合和輸入終端配置，滿足多樣化的設計需求。
   • 運行輸入時鐘支持：設備支持在電源關閉時運行輸入時鐘，這在時鐘輸入先于電源提供給時鐘緩沖器的情況下非常有用。
   • 故障安全輸入：所有時鐘輸入引腳和數(shù)字輸入引腳都支持故障安全功能，即當設備電源關閉時，引腳可驅(qū)動到VDD，而不會導致任何泄漏或可靠性問題。
2. 輸出特性
   • 可編程輸出擺率：通過SMBus和引腳模式提供擺率控制選項。引腳模式可實現(xiàn)全局擺率控制，而SMBus則支持為每個輸出單獨編程擺率。擺率設置經(jīng)過PCIe測試負載驗證，能根據(jù)實際需求靈活調(diào)整信號的上升和下降時間。
   • 可編程輸出幅度擺幅：支持在600mV至975mV范圍內(nèi)可編程的LP - HCSL擺幅，所有輸出可通過寄存器AMP和AMP_BANKX編程為相同的輸出擺幅。
   • 精確的輸出阻抗：支持100Ω或85Ω的LP - HCSL輸出阻抗，且輸出阻抗精確調(diào)整至±5%，有助于提高阻抗匹配和時鐘信號完整性。
   • 故障安全輸出：帶有“FS”后綴的型號（如LMKDB1120FS、LMKDB1108FS和LMKDB1104FS）具有故障安全輸出功能，當設備電源關閉時，輸出可驅(qū)動到VDD，而不會產(chǎn)生泄漏或可靠性問題。

（三）靈活的電源序列

1. PWRDN#斷言和取消斷言：在推薦的電源關閉序列中，PWRDN#在輸入時鐘有效時斷言，并保持低電平兩個連續(xù)的輸入時鐘周期上升沿，可確保所有時鐘輸出無毛刺地靜音到低/低狀態(tài)。
2. OE#斷言和取消斷言：OE#引腳可在任何時候斷言和取消斷言，但只有在時鐘輸入有效、PWRGD/PWRDN#引腳為高電平且設備電源開啟的條件下才會生效。當這些條件滿足時，輸出可無毛刺地啟用或禁用。

（四）多種控制模式

設備具有引腳模式、SMBus模式和邊帶接口（SBI）模式，且三種模式可同時使用。SBI模式能以高達25MHz的速度啟用或禁用輸出時鐘，比SMBus更快。而SMBus則可在設備上電后接管設備控制并讀取狀態(tài)。

三、應用實例

（一）典型應用場景

以PCIe和以太網(wǎng)時鐘分配為例，該系列設備可根據(jù)給定的源提供多個PCIe時鐘（100MHz）或以太網(wǎng)時鐘（156.25MHz）的副本。在設計中，需根據(jù)具體需求選擇合適的緩沖器，如為滿足PCIe時鐘扇出和以太網(wǎng)時鐘扇出的要求，可分別選擇LMKDB1120和LMKDB1108。

（二）設計步驟

1. 計算抖動預算：使用RMS加法計算時鐘緩沖器的抖動預算，通過參考時鐘抖動和總時鐘抖動的平方差的平方根來確定時鐘緩沖器允許的最大附加抖動。
2. 選擇合適的緩沖器：根據(jù)計算結(jié)果和設備的抖動規(guī)格，選擇滿足要求的緩沖器。如在PCIe Gen 5時鐘分配中，LMKDB1120的附加抖動遠低于允許值；在以太網(wǎng)時鐘分配中，LMKDB1108也能滿足抖動要求。

四、設計建議

（一）電源供應

為減少電源噪聲，建議在每個電源引腳附近放置0.1μF的電容器。對于VDDA、VDD_IN0和VDD_IN1引腳，可放置2.2Ω的電阻。整個芯片可使用鐵氧體磁珠和10μF的電容器接地。對于MUX設備，若兩個輸入使用不同頻率，需通過添加更多鐵氧體磁珠來隔離輸入和相應的輸出組。

（二）布局設計

1. 接地連接：使用低電感的接地連接，確保設備DAP與PCB之間的良好接地。
2. 阻抗匹配：匹配PCB走線阻抗與設備輸出阻抗（85Ω或100Ω差分阻抗），消除走線中的短截線，減少傳輸線上的不連續(xù)性。

五、總結(jié)

LMKDB11xx系列PCIe時鐘緩沖器憑借其超低附加抖動、靈活的輸入輸出特性、靈活的電源序列以及多種控制模式等優(yōu)勢，為PCIe和以太網(wǎng)時鐘分配等應用提供了可靠的解決方案。在實際設計中，工程師們需根據(jù)具體需求，合理選擇設備，并遵循電源供應和布局設計的建議，以充分發(fā)揮該系列設備的性能優(yōu)勢。你在使用這類時鐘緩沖器時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和想法。