探索LMKDB12xx：PCIe時鐘復(fù)用器的卓越之選

在高速數(shù)據(jù)傳輸和處理的時代，PCIe技術(shù)的發(fā)展日新月異，從Gen 1到Gen 7，對時鐘信號的質(zhì)量和穩(wěn)定性提出了越來越高的要求。今天，我們就來深入探討一款專為PCIe Gen 1至Gen 7應(yīng)用設(shè)計的超低抖動LP - HCSL時鐘復(fù)用器——LMKDB12xx系列。

文件下載：lmkdb1204.pdf

1. 產(chǎn)品特性剖析

1.1 廣泛的標(biāo)準(zhǔn)支持

LMKDB12xx支持PCIe Gen 1至Gen 7，無論是CC（Common Clock）還是IR（Independent Reference）PCIe架構(gòu)，它都能完美適配。同時，所有設(shè)備均符合DB2000QL規(guī)范，為我們的設(shè)計提供了堅實的標(biāo)準(zhǔn)基礎(chǔ)。

1.2 超低的附加抖動

抖動是衡量時鐘信號質(zhì)量的關(guān)鍵指標(biāo)之一。LMKDB12xx在這方面表現(xiàn)卓越，在156.25MHz下，12kHz至20MHz RMS附加抖動最大僅為31fs。不同PCIe世代下的附加抖動更是低至令人驚嘆的程度：PCIe Gen 4最大為13fs，Gen 5為5fs，Gen 6為3fs，Gen 7為2.1fs。如此低的抖動，為高速數(shù)據(jù)傳輸提供了穩(wěn)定的時鐘基礎(chǔ)，大大降低了誤碼率。

1.3 豐富的功能特性

• 故障安全輸入：確保在輸入信號出現(xiàn)異常時，設(shè)備仍能穩(wěn)定工作，提高了系統(tǒng)的可靠性。
• 靈活的上電順序：設(shè)計人員可以根據(jù)實際需求靈活安排上電順序，增強(qiáng)了設(shè)計的靈活性。
• 自動輸出禁用：當(dāng)輸入信號無效時，輸出時鐘會自動靜音，避免了無效信號的干擾。
• 獨立輸出使能：每個輸出都可以獨立控制，方便實現(xiàn)個性化的時鐘分配方案。
• SBI（Side Band Interface）高速輸出控制：能夠以高達(dá)25MHz的速度快速啟用或禁用輸出時鐘，比SMBus更快。
• LOS（Loss of Signal）輸入檢測：實時監(jiān)測輸入信號的狀態(tài)，及時反饋信號丟失情況。
• 可選輸出阻抗：支持85Ω或100Ω的輸出阻抗，可根據(jù)實際應(yīng)用需求進(jìn)行選擇。
• 寬電源電壓和溫度范圍：支持1.8V / 3.3V ± 10%的電源電壓，工作環(huán)境溫度范圍為 - 40°C至105°C，適應(yīng)各種復(fù)雜的工作環(huán)境。

2. 應(yīng)用領(lǐng)域拓展

LMKDB12xx憑借其卓越的性能，在多個領(lǐng)域都有廣泛的應(yīng)用：

• 高性能計算：為高性能計算系統(tǒng)提供穩(wěn)定、低抖動的時鐘信號，確保數(shù)據(jù)處理的高效性。
• 服務(wù)器主板：滿足服務(wù)器對時鐘信號質(zhì)量和穩(wěn)定性的嚴(yán)格要求，提高服務(wù)器的整體性能。
• NIC/SmartNIC：為網(wǎng)絡(luò)接口卡和智能網(wǎng)卡提供可靠的時鐘支持，保障網(wǎng)絡(luò)通信的順暢。
• 硬件加速器：在硬件加速領(lǐng)域，為加速器提供精準(zhǔn)的時鐘信號，提升加速效果。

3. 產(chǎn)品詳細(xì)解讀

3.1 功能框圖與工作原理

從功能框圖可以看出，LMKDB12xx通過對輸入時鐘的選擇和處理，將合適的時鐘信號分配到各個輸出端。它具有多種控制模式，包括引腳模式、SMBus模式和SBI模式，這些模式可以同時使用，為設(shè)計人員提供了更多的控制選擇。例如，通過vSMB_EN引腳可以選擇引腳模式或SMBus模式，SBI則可以在更高的速度下實現(xiàn)輸出時鐘的啟用或禁用。

3.2 輸入特性分析

• 運(yùn)行輸入時鐘：設(shè)備支持在電源關(guān)閉時輸入時鐘仍保持運(yùn)行，這對于時鐘輸入在電源提供之前就已存在的情況非常有用。
• 故障安全輸入：所有時鐘輸入引腳和數(shù)字輸入引腳都具備故障安全功能，即使在設(shè)備電源關(guān)閉時，引腳也能被驅(qū)動到VDD，而不會導(dǎo)致泄漏或可靠性問題。
• 輸入配置選項：輸入緩沖級支持四種不同的配置，包括DC耦合HCSL輸入、DC耦合LVDS輸入、AC耦合輸入和內(nèi)部50Ω接地端接。對于不同的輸入信號類型，我們可以根據(jù)實際情況進(jìn)行選擇和配置。例如，對于LP - HCSL輸入，通常禁用內(nèi)部端接；而對于HCSL輸入，如果沒有外部端接，則可以啟用內(nèi)部端接。

3.3 靈活的電源序列

在電源管理方面，LMKDB12xx有著嚴(yán)格的要求。例如，在推薦的電源關(guān)閉序列中，PWRDN#必須在輸入時鐘有效時被斷言，并且要保持低電平兩個連續(xù)的輸入時鐘周期上升沿，以確保所有時鐘輸出靜音且無毛刺。OE#引腳的斷言和去斷言則相對靈活，但只有在時鐘輸入有效、PWRGD/PWRDN#引腳為高電平且設(shè)備電源開啟的條件下才會生效。

3.4 LOS和OE控制

• 同步OE：輸出的啟用和禁用是同步的，確保在輸出狀態(tài)切換時不會出現(xiàn)毛刺或脈沖。
• OE控制方式：支持三種OE控制方式，即OE引腳、通過SMBus的OE寄存器位和通過SBI的OE控制。這三種控制方式遵循與邏輯，只有當(dāng)所有控制都啟用輸出時，輸出才會被啟用。

3.5 輸出特性亮點

• 輸出銀行：LMKDB12xx復(fù)用器有兩個輸出銀行，可以作為雙銀行緩沖模式使用，每個銀行都有獨立的電源引腳，避免了不同頻率下的串?dāng)_。
• 雙端接支持：雖然在常規(guī)PCIe應(yīng)用中，LP - HCSL輸出通常不需要外部端接，但LMKDB系列支持雙端接，不過這會增加額外的功耗。
• 可編程輸出擺率：通過SMBus和引腳模式可以對輸出擺率進(jìn)行控制。引腳模式提供全局?jǐn)[率控制，而SMBus則支持對每個輸出的可編程擺率控制。擺率的設(shè)置與PCB走線特性密切相關(guān)，因此在設(shè)計時需要充分考慮。
• 可編程輸出幅度擺幅：支持在600mV至975mV范圍內(nèi)對LP - HCSL擺幅進(jìn)行編程，通過寄存器AMP和AMP_BANKX可以對所有輸出進(jìn)行統(tǒng)一編程。
• 精確的輸出阻抗：支持100Ω或85Ω的LP - HCSL輸出阻抗，并且輸出阻抗可以精確調(diào)整到±5%，有助于提高阻抗匹配和時鐘信號的完整性。

4. 寄存器映射與配置

寄存器映射是理解和配置LMKDB12xx的關(guān)鍵。通過對各個寄存器的操作，我們可以實現(xiàn)對設(shè)備功能的精細(xì)控制。例如，通過R0和R1寄存器可以控制CLK0 - CLK3的輸出啟用；通過R4和R36寄存器可以分別啟用CLKIN1和CLKIN0的自動輸出禁用功能。在實際應(yīng)用中，我們需要根據(jù)具體的設(shè)計需求，合理配置這些寄存器的值。

5. 應(yīng)用設(shè)計實例

5.1 典型應(yīng)用場景

以PCIe和以太網(wǎng)時鐘分配為例，LMKDB12xx可以根據(jù)給定的時鐘源，提供多個PCIe時鐘（100MHz）或以太網(wǎng)時鐘（156.25MHz）的副本。在設(shè)計過程中，我們需要考慮多個因素，如抖動要求、空間限制等。

5.2 設(shè)計步驟與計算

首先，我們需要根據(jù)設(shè)計參數(shù)計算時鐘緩沖器的抖動預(yù)算。例如，對于PCIe Gen 5，根據(jù)參考時鐘抖動和總時鐘抖動的要求，通過RMS加法計算出時鐘緩沖器允許的最大附加抖動。然后，根據(jù)規(guī)格書中的電氣特性表，選擇滿足要求的設(shè)備。在這個例子中，PCIe Gen 5允許的最大附加抖動為21fs，而LMKDB12xx在相應(yīng)條件下的附加抖動遠(yuǎn)低于這個值，完全滿足設(shè)計要求。

6. 注意事項與支持資源

6.1 電源供應(yīng)與布局

在電源供應(yīng)方面，建議在每個電源引腳附近放置0.1μF的電容，并在VDDA引腳旁邊放置2.2Ω的電阻，以減少噪聲。所有電源引腳可以連接到一個電源軌上，同時推薦使用鐵氧體磁珠和10μF的電容接地。在布局方面，要使用低電感的接地連接，匹配PCB走線阻抗與設(shè)備輸出阻抗，消除走線中的短截線和不連續(xù)性。

6.2 文檔與支持

TI提供了豐富的文檔和支持資源，包括相關(guān)的評估模塊用戶指南、博客文章等。通過TI E2E?支持論壇，我們可以快速獲得專家的幫助和解答。同時，要注意靜電放電的防護(hù)，避免對集成電路造成損壞。

LMKDB12xx系列時鐘復(fù)用器以其超低的抖動、豐富的功能和靈活的配置，為PCIe和以太網(wǎng)時鐘分配提供了一個優(yōu)秀的解決方案。在實際設(shè)計中，我們需要充分理解其特性和應(yīng)用要求，合理進(jìn)行設(shè)計和配置，以實現(xiàn)最佳的性能和穩(wěn)定性。你在使用類似時鐘復(fù)用器的過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和想法。