LMKDB11xx系列PCIe時鐘緩沖器深度解析

在高速數(shù)字電路的設計領域，時鐘信號的精確分配和低抖動特性至關重要。TI的LMKDB11xx系列PCIe時鐘緩沖器，憑借其卓越的性能和豐富的功能，成為了眾多工程師的首選。本文將深入剖析該系列產(chǎn)品，為電子工程師們提供全面的技術參考。

文件下載：lmkdb1104.pdf

一、產(chǎn)品概述

LMKDB11xx是一系列超低抖動的LP - HCSL時鐘緩沖器和時鐘復用器，支持PCIe Gen 1至Gen 7標準，并且完全符合DB2000QL規(guī)范。這使得它們在PCIe相關的應用中能夠提供穩(wěn)定、可靠的時鐘信號，滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

1.1 關鍵特性

• 超低抖動：在不同的PCIe標準下，LMKDB11xx都展現(xiàn)出了極低的附加抖動。例如，在156.25MHz時，最大附加抖動僅為31fs（12kHz - 20MHz RMS），為PCIe Gen 4、Gen 5、Gen 6和Gen 7分別提供了13fs、5fs、3fs和2.1fs的最大附加抖動，確保了時鐘信號的高精度和穩(wěn)定性。
• 靈活的電源序列：支持靈活的上電序列，允許輸入時鐘在設備電源關閉時仍然運行。同時，具備故障安全輸入和輸出功能，當設備電源關閉時，輸入和輸出引腳可以被驅(qū)動到VDD，而不會產(chǎn)生泄漏或可靠性問題。
• 多模式控制：提供引腳模式、SMBus模式和邊帶接口（SBI）模式，三種模式可以同時使用。SBI模式能夠以高達25MHz的速度快速啟用或禁用輸出時鐘，而SMBus模式則可以在設備上電后接管設備控制和狀態(tài)讀取。
• 可編程特性：每個輸出都具有可編程的壓擺率、輸出幅度擺幅和自動輸出禁用功能，并且支持100Ω或85Ω的LP - HCSL輸出阻抗，為設計提供了極大的靈活性。

1.2 應用領域

LMKDB11xx系列產(chǎn)品廣泛應用于高性能計算、服務器主板、網(wǎng)絡接口卡（NIC）/智能網(wǎng)絡接口卡（SmartNIC）以及硬件加速器等領域，為這些高速數(shù)據(jù)處理設備提供穩(wěn)定的時鐘信號。

二、產(chǎn)品對比與引腳配置

2.1 產(chǎn)品對比

該系列包含多種型號，如LMKDB1120、LMKDB1112、LMKDB1108、LMKDB1104和LMKDB1102等，不同型號在輸出數(shù)量、輸出阻抗等方面存在差異，以滿足不同應用的需求。例如，LMKDB1120具有20個輸出，適用于需要大量時鐘信號分配的場景；而LMKDB1102則只有2個輸出，更適合對空間和成本有嚴格要求的應用。

2.2 引腳配置

每個型號的引腳配置都經(jīng)過精心設計，以實現(xiàn)各種功能。以LMKDB1120為例，其引腳包括時鐘輸入、時鐘輸出、電源、邏輯控制和狀態(tài)等類型。時鐘輸入引腳（CLKIN_P和CLKIN_N）用于接收差分時鐘信號；時鐘輸出引腳（CLKx_P和CLKx_N）提供LP - HCSL差分時鐘輸出；電源引腳（VDDA和VDDCLK）為設備提供電源；邏輯控制和狀態(tài)引腳（如OE#、SBI_EN、PWRGD/PWRDN#等）用于控制輸出的啟用和禁用、選擇SBI模式以及監(jiān)控設備狀態(tài)。

三、電氣特性

3.1 絕對最大額定值和推薦工作條件

在使用LMKDB11xx時，必須嚴格遵守絕對最大額定值，以避免設備損壞。例如，VDDx電源引腳的電壓范圍為 - 0.3V至3.63V，輸入電壓范圍為 - 0.3V至3.63V。推薦工作條件包括環(huán)境溫度范圍為 - 40°C至105°C，電源電壓為1.71V至3.6V等。

3.2 時鐘輸入和輸出特性

時鐘輸入要求包括輸入交叉點電壓、占空比、差分輸入幅度和壓擺率等參數(shù)。輸出特性則涵蓋了輸出電壓、輸出阻抗、壓擺率、占空比失真等方面。例如，在100MHz、85Ω PCIe測試條件下，輸出電壓高為670 - 820mV，輸出電壓低為 - 100 - 100mV，差分輸出阻抗為80.75 - 89.25Ω（VDD = 3.3V）。

3.3 抖動特性

抖動是衡量時鐘信號質(zhì)量的重要指標。LMKDB11xx在不同的PCIe標準和輸入條件下，都表現(xiàn)出了極低的抖動。例如，在PCIe Gen 5的CC模式下，當輸入壓擺率≥3.5V/ns、差分輸入擺幅≥1600mV時，抖動僅為4.9fs。

四、功能特性詳解

4.1 輸入特性

• 運行輸入時鐘：支持在設備電源關閉時運行輸入時鐘，這對于時鐘輸入在電源提供之前就可用的情況非常有用。
• 故障安全輸入：所有時鐘輸入引腳和數(shù)字輸入引腳都支持故障安全功能，確保在設備電源關閉時，引腳可以被驅(qū)動到VDD，而不會產(chǎn)生泄漏或可靠性問題。
• 輸入配置：輸入緩沖級支持四種不同的配置，包括DC耦合HCSL輸入、DC耦合LVDS輸入（需外部100Ω終端電阻）、AC耦合輸入（具有內(nèi)部自偏置）和內(nèi)部50Ω接地終端。

4.2 靈活的電源序列

• PWRDN#斷言和取消斷言：在推薦的電源關閉序列中，PWRDN#應在輸入時鐘有效時斷言，并保持低電平兩個連續(xù)的輸入時鐘周期上升沿，以確保所有時鐘輸出無毛刺地靜音。
• OE#斷言和取消斷言：OE#引腳可以在任何時候斷言和取消斷言，但只有在時鐘輸入有效、PWRGD/PWRDN#引腳為高電平且設備電源開啟時才會生效。
• 時鐘輸入和PWRGD/PWRDN#行為：當設備電源關閉時，輸入時鐘可以運行、浮動、低/低或被拉到VDD，而不受PWRGD/PWRDN#引腳狀態(tài)的影響。

4.3 LOS和OE

• 額外的OE#引腳：LMKDB1120增加了12個額外的OE#引腳，使每個輸出都有一個專用的OE#引腳，提供了更多的設計靈活性，并且與DB2000QL向后兼容。
• 同步OE：輸出的啟用和禁用是同步的，確保輸出無毛刺或短脈沖。
• OE控制：支持三種類型的OE控制，即OE引腳、通過SMBus的OE寄存器位和通過SBI的OE控制，三種控制遵循與邏輯。
• 自動輸出禁用：自動輸出禁用（AOD）默認啟用，可以通過SMBus禁用。當輸入時鐘無效且LOS#激活時，輸出時鐘將靜音為低/低。
• LOS檢測：LOS（輸入信號丟失）檢測用于判斷時鐘輸入是否有效。當輸入時鐘有效時，LOS#寄存器位為1，LOS#引腳為高電平；當輸入時鐘無效時，LOS寄存器位為0，LOS#引腳為低電平。

4.4 輸出特性

• 雙終端：雖然LP - HCSL輸出在常規(guī)PCIe應用中不需要外部終端，但LMKDB系列支持雙終端，這可能會增加額外的功耗。
• 可編程輸出壓擺率：通過SMBus和引腳模式提供壓擺率控制選項。引腳模式提供全局壓擺率控制，而SMBus可以為每個輸出單獨設置壓擺率。
• 可編程輸出擺幅：支持在600mV至975mV范圍內(nèi)可編程的LP - HCSL擺幅，所有輸出可以通過寄存器AMP和AMP_BANKX進行相同的輸出擺幅編程。
• 精確的輸出阻抗：支持100Ω和85Ω的LP - HCSL輸出阻抗，并且輸出阻抗精確調(diào)整到±5%，有助于提高阻抗匹配和時鐘信號完整性。
• 可編程輸出阻抗：LMKDB1102提供引腳模式選項，通過ZOUT_SEL引腳選擇100Ω或85Ω的LP - HCSL輸出阻抗。
• 故障安全輸出：帶有“FS”后綴的型號具有故障安全輸出功能，確保在設備電源關閉時，輸出可以被驅(qū)動到VDD，而不會產(chǎn)生泄漏或可靠性問題。

五、設備功能模式

5.1 SMBus模式

在SMBus模式下，可以通過SMBus引腳讀寫LMKDB11xx設備的SMBus寄存器。通過SADR1和SADR0引腳設置SMBus地址，支持字節(jié)讀寫和塊讀寫操作。

5.2 SBI模式

邊帶接口（SBI）是一種簡單的3線或4線串行接口，由SHFT_LD#、SBI_IN、SBI_CLK和SBI_OUT（可選）引腳組成。當SHFT_LD#引腳為高電平時，SBI_CLK的上升沿將SBI_IN的數(shù)據(jù)時鐘到移位寄存器；移位完成后，SHFT_LD#的下降沿將移位寄存器的內(nèi)容加載到輸出寄存器。SBI寄存器可以通過SBI_OUT引腳移出，形成菊花鏈拓撲。

5.3 引腳模式

如果不需要SMBus或SBI接口，可以將SMBus引腳或SBI引腳懸空，設備可以在引腳模式下運行，通過OE#引腳啟用或禁用輸出。

六、寄存器映射

每個型號的LMKDB11xx都有相應的寄存器映射，用于配置設備的各種功能。例如，LMKDB1120的寄存器包括輸出啟用控制、AOD啟用控制、設備信息、SBI掩碼、輸出壓擺率選擇等寄存器。通過對這些寄存器的配置，可以實現(xiàn)對設備的精確控制。

七、應用與實現(xiàn)

7.1 典型應用

以PCIe和以太網(wǎng)時鐘分配為例，LMKDB系列可以根據(jù)給定的源提供多個PCIe時鐘（100MHz）或以太網(wǎng)時鐘（156.25MHz）的副本。在設計時，需要根據(jù)具體的設計要求選擇合適的型號，并計算時鐘緩沖器的抖動預算。

7.2 電源供應建議

為了確保設備的穩(wěn)定運行，建議在每個電源引腳附近放置0.1μF的電容，并在VDDA、VDD_IN0和VDD_IN1引腳旁邊放置2.2Ω的電阻，以減少噪聲。對于MUX設備，如果兩個輸入具有不同的頻率，需要通過添加更多的鐵氧體磁珠來隔離輸入和相應的輸出銀行。

7.3 布局指南

在PCB布局時，應使用低電感的接地連接，使設備的DAP與PCB之間的接地良好。同時，要匹配PCB走線的阻抗與設備的輸出阻抗，消除走線中的短截線，減少傳輸線上的不連續(xù)性。

八、總結

LMKDB11xx系列PCIe時鐘緩沖器以其超低抖動、靈活的電源序列、豐富的功能和可編程特性，為高速數(shù)字電路設計提供了強大的支持。電子工程師們在設計過程中，可以根據(jù)具體的應用需求選擇合適的型號，并合理配置寄存器和布局，以實現(xiàn)最佳的性能和穩(wěn)定性。在實際應用中，還需要注意電源供應和布局等方面的細節(jié)，以確保設備的正常運行。希望本文能夠為工程師們在使用LMKDB11xx系列產(chǎn)品時提供有益的參考。