深入解析 LTC7124：高效雙路同步降壓調節(jié)器的卓越性能與應用

在電子設計領域，電源管理一直是至關重要的環(huán)節(jié)。一款性能出色的降壓調節(jié)器能夠為系統提供穩(wěn)定、高效的電源供應，確保設備的正常運行。今天，我們就來深入探討 Linear Technology 的 LTC7124 雙路同步降壓調節(jié)器，看看它究竟有哪些獨特之處。

文件下載：LTC7124.pdf

一、LTC7124 概述

LTC7124 是一款雙路同步降壓調節(jié)器，每路輸出電流可達 3.5A，能夠在高達 17V 的輸入電源下高效工作。其可編程開關頻率范圍為 500kHz 至 4MHz，并具備 ±25% 的外部時鐘同步能力，可在寬輸出電壓范圍內實現超低靜態(tài)電流，非常適合對效率要求較高的應用場景。

（一）主要特性

1. 寬輸入輸出電壓范圍：輸入電壓范圍為 3.1V 至 17V，輸出電壓范圍為 0.6V 至 99% 的輸入電壓，能夠滿足多種不同的電源需求。
2. 高效性能：集成 80mΩ/40mΩ N 溝道 MOSFET，效率高達 95%，有效降低功耗。
3. 超低靜態(tài)電流：在雙路通道啟用時，無負載靜態(tài)電流 (I_0 < 8μA)；僅啟用一路通道時，靜態(tài)電流 (I_Q < 5.5μA)，有助于延長電池供電設備的續(xù)航時間。
4. 可編程頻率與同步功能：可編程頻率范圍為 500kHz 至 4MHz，可通過外部時鐘同步，并且支持 2 相單輸出配置，最大輸出電流可達 7A。
5. 高精度輸出電壓：輸出電壓精度為 ±1.0%，確保電源輸出的穩(wěn)定性。
6. 出色的瞬態(tài)響應：采用電流模式操作，具有良好的線路和負載瞬態(tài)響應能力。
7. 靈活的補償方式：支持內部或可編程外部環(huán)路補償，可根據具體應用需求進行優(yōu)化。
8. 緊湊封裝：采用 3mm × 5mm QFN - 24 封裝，節(jié)省電路板空間。

（二）應用領域

LTC7124 的這些特性使其在多個領域都有廣泛的應用，包括電池供電系統、負載點電源、便攜式儀器和手持式掃描儀等。

二、工作原理

（一）主控制環(huán)路

在正常工作時，時鐘周期開始時，頂部功率開關（N 溝道 MOSFET）導通。當電感電流上升到由 (I{TH}) 電壓確定的峰值時，頂部功率開關關閉，底部開關（N 溝道 MOSFET）在時鐘周期的剩余時間內導通。(I{TH}) 電壓是誤差放大器的輸出，誤差放大器將反饋電壓 (FB) 與內部 0.6V 參考電壓進行比較。當負載增加時，(FB) 電壓低于參考值，導致 (I_{TH}) 電壓升高，直到平均電感電流與新的負載電流匹配。

（二）低電流操作

在輕負載電流水平下，LTC7124 可自動從連續(xù)操作模式轉換為兩種不連續(xù)傳導模式（DCM）之一。在 Burst Mode 和脈沖跳過模式下，只要 (I{TH}) 電壓低于零電流水平，開關將停止切換，進入超低靜態(tài)電流睡眠狀態(tài)。在睡眠狀態(tài)下，若僅啟用一路通道，器件從 (V{IN1}) 吸取的靜態(tài)電流僅為 5.5μA；若兩路通道都啟用，則為 8μA。當負載增加使輸出脫離睡眠狀態(tài)時，器件將恢復開關操作。

（三）強制連續(xù)模式操作

若不希望工作在 DCM 模式，可將 MODE/SYNC 引腳連接在 1V 至 (INTV_{CC}-1.2V) 之間，使 LTC7124 進入強制連續(xù)模式。在該模式下，無論輸出負載電流值如何，器件都會在每個時鐘周期進行開關操作。

（四）“Power Good”狀態(tài)輸出

PGOOD 引腳輸出指示輸出電壓是否在調節(jié)點的 ±7.5% 范圍內。當輸出電壓進入該范圍時，PGOOD 輸出變?yōu)楦咦杩?；當輸出電壓超出調節(jié)范圍時，PGOOD 開漏輸出在 32 個時鐘周期延遲后被拉低。

（五）高占空比/降壓操作

當通道的工作占空比接近 100% 時，器件進入降壓操作模式。在這種高占空比條件下，如果底部功率開關已關閉 32 個時鐘周期，調節(jié)器將自動關閉頂部功率開關，并在接下來的時鐘周期的最后 25% 時間內開啟底部功率開關，為 BOOST - SW 電容充電，以避免因 BOOST - SW 電容電荷耗盡導致頂部功率開關的 (R_{DS(ON)}) 增加，從而減少功率損耗。

（六）最小導通時間考慮

最小導通時間是 LTC7124 能夠開啟頂部功率 MOSFET、觸發(fā)峰值電流比較器并關閉頂部功率 MOSFET 的最短時間，典型值為 50ns。最小占空比可通過公式 (DC{MIN}=f cdot t{ON(MIN)}) 計算，其中 (t{ON(MIN)}) 為最小導通時間。降低工作頻率可放寬最小占空比限制。對于給定的 (V{IN})，開關能夠維持調節(jié)的最低輸出電壓為 (V{OUT (MIN)}=V{IN} cdot f cdot t_{ON (MIN)})。若違反最小占空比限制，輸出電壓將無法調節(jié)，可能產生過壓情況。

（七）輸入過壓保護

為保護功率 MOSFET 免受瞬態(tài)尖峰的影響，會持續(xù)監(jiān)測每個通道的輸入電源電壓。當輸入電壓超過 18.4V 時，調節(jié)器將暫停開關操作，并重置內部軟啟動電容。當輸入電壓降至 18V 以下時，若相應的 RUN 引腳為高電平，調節(jié)器將恢復正常開關操作。

（八）低電源操作

為確保調節(jié)器正常工作，LTC7124 內置欠壓鎖定電路。當 (V{IN1}) 降至 3.1V 以下時，兩路通道將關閉；當 (V{IN1}) 升至該下限以上，且相應的 RUN 引腳啟用時，兩路開關將恢復正常操作。不過，根據 (V{IN1}) 的值，功率開關的 (R{DS(ON)}) 可能會因較低的柵極驅動而略有升高。

（九）軟啟動

LTC7124 具有 1100μs 的內部軟啟動斜坡。在軟啟動期間，無論 MODE/SYNC 引腳設置的模式如何，器件都將以脈沖跳過模式工作。軟啟動完成后，器件將轉換到所需的工作模式。

三、應用信息

（一）輸出電壓編程

對于非固定輸出電壓的器件，可通過外部電阻分壓器根據公式 (V_{OUT}=0.6V cdot(1+frac{R1}{R2})) 設置輸出電壓。

（二）編程開關頻率

將電阻從 RT 引腳連接到 GND，可根據相關圖表將開關頻率設置在 500kHz 至 4MHz 之間。此外，當向 MODE/SYNC 引腳施加時鐘信號時，LTC7124 能夠與 RT 編程頻率的 ±25% 范圍內的外部頻率同步，同步時器件工作在強制連續(xù)模式。若將 RT 引腳連接到 (INTV_{CC})，將啟用 2.25MHz（±12%）的擴頻操作，并禁用頻率同步功能。

（三）電感選擇

電感值和工作頻率決定了電感紋波電流，計算公式為 (Delta I{L}=frac{V{OUT}}{f cdot L} cdot(1-frac{V{OUT}}{V{IN}}))。較高的電感值或工作頻率可降低電感紋波電流，從而減少電感中的功率損耗、輸出電容的 ESR 損耗和輸出電壓紋波，提高效率。一般可選擇紋波電流約為 (I{OUT(MAX)}) 的 40%，并根據公式 (L=frac{V{OUT}}{f cdot Delta I{L(MAX)}} cdot(1-frac{V{OUT}}{V_{IN(MAX)}})) 選擇電感值。同時，要考慮電感的類型，鐵氧體設計在高開關頻率下具有較低的磁芯損耗，但需注意防止磁芯飽和。

（四）檢查瞬態(tài)響應

可通過觀察負載階躍的瞬態(tài)響應來檢查環(huán)路響應。使用外部補償時，ITH 引腳可作為直流耦合和交流濾波的閉環(huán)響應測試點，用于優(yōu)化控制環(huán)路行為。根據 ITH 引腳上的過沖百分比，可估算二階系統的相位裕度和/或阻尼系數。在負載電流階躍時，開關調節(jié)器需要幾個周期來響應，輸出電壓 (V{OUT}) 會瞬間變化 (Delta I{LOAD} cdot ESR)（ESR 為 (C{OUT}) 的等效串聯電阻），同時 (Delta I{LOAD}) 會對 (C{OUT}) 進行充電或放電，產生反饋誤差信號，使 (V{OUT}) 恢復到穩(wěn)態(tài)值。在此恢復過程中，可監(jiān)測 (V_{OUT}) 是否存在過沖或振鈴，以判斷穩(wěn)定性問題。

（五）輸入電容（(C_{IN})）選擇

輸入電容 (C{IN}) 用于過濾頂部功率 MOSFET 漏極的方波電流。為防止出現大的電壓瞬變，建議選擇具有低 ESR 且能承受最大 RMS 電流的輸入電容。最大 RMS 電流計算公式為 (I{RMS}=I{OUT(MAX)} cdot frac{sqrt{V{OUT} cdot(V{IN}-V{OUT})}}{V{IN}})，在 (V{IN}=2V{OUT}) 時達到最大值 (I{RMS}=frac{I_{OUT}}{2})。由于電容制造商的紋波電流額定值通?；?2000 小時的壽命，因此建議進一步降額使用電容，或選擇額定溫度更高的電容。在設計中，也可將多個電容并聯以滿足尺寸或高度要求。對于低輸入電壓應用，需要足夠的輸入電容來減少輸出負載變化時的瞬態(tài)影響。

（六）輸出電容（(C_{OUT})）選擇

(C{OUT}) 的選擇取決于所需的等效串聯電阻（ESR）和電容量。ESR 用于最小化電壓紋波和負載階躍瞬變，電容量用于確?？刂骗h(huán)路的穩(wěn)定性。輸出紋波 (Delta V{OUT}) 可近似表示為 (Delta V{OUT}{L} cdot(ESR+frac{1}{8 cdot f cdot C_{OUT}}))，在最大輸入電壓時輸出紋波最大?？赡苄枰⒙摱鄠€電容來滿足 ESR 和 RMS 電流處理要求。不同類型的電容各有優(yōu)缺點，如特殊聚合物電容 ESR 低但電容密度低，鉭電容電容密度高但需選擇經過浪涌測試的類型，鋁電解電容 ESR 高但成本低，陶瓷電容 ESR 低且尺寸小。使用低 ESR 陶瓷電容時，要根據電荷存儲要求選擇電容值，以確保在負載階躍時能及時提供電流支持。