1.AI 驅(qū)動(dòng) FPGA 需求激增：邊緣計(jì)算與原型驗(yàn)證

2026年2月，全球半導(dǎo)體市場在 AI 算力需求下持續(xù)升溫，先進(jìn)邏輯芯片與高端存儲芯片成為雙增長引擎。

在市場整體上行的背景下，F(xiàn)PGA 市場展現(xiàn)出獨(dú)特的韌性和增長潛力。

一方面作為終端器件，F(xiàn)PGA 在 AI 邊緣計(jì)算、工業(yè)控制等場景中憑借低功耗、低延遲、可重構(gòu)特性占據(jù)一席之地。2 月電子供應(yīng)鏈行業(yè)數(shù)據(jù)顯示，受 AI 與數(shù)據(jù)中心需求拉動(dòng)，主流 FPGA 產(chǎn)品交期已拉長至 24-52 周，足見這塊需求的旺盛程度。

另一方面，FPGA 正逐漸成為先進(jìn)芯片研發(fā)流程中的不可缺少的驗(yàn)證工具。AI 算力一路狂飆，先進(jìn)芯片越做越難。單次流片貴到驚人，傳統(tǒng)仿真又慢又跑不動(dòng)，所以現(xiàn)在越來越多做專用芯片的公司開始前移驗(yàn)證，在投片前，先用 FPGA 搭一個(gè)原型系統(tǒng)，把軟件、硬件、接口全跑通，把能踩的坑都踩一遍，就像蓋樓之前先搭個(gè)一比一的模型，總比樓蓋歪了再拆劃算。FPGA 原型驗(yàn)證需求只增不減，尤其是在 eFPGA 增長越來越快的趨勢下（SNS Insider 研究報(bào)告預(yù)測全球 eFPGA IP 市場規(guī)模預(yù)計(jì) 2026–2035 年復(fù)合年增長率將達(dá)16.58%）FPGA 原型驗(yàn)證平臺恰恰能支撐這種全場景系統(tǒng)級驗(yàn)證，被越來越多地采用。

（eFPGA IP 市場規(guī)模預(yù)計(jì)復(fù)合年增長率16.58%）

2. FPGA 行業(yè)動(dòng)向：AI 驅(qū)動(dòng)下的國際大廠布局

從 2 月 FPGA 行業(yè)熱度來看，芯片廠商布局有所分化，但依然瞄準(zhǔn) AI 應(yīng)用市場，走異構(gòu)計(jì)算路線。

→ AMD推出第二代 Kintex UltraScale+ 系列，強(qiáng)化 Vitis AI 生態(tài)。2月3日，AMD在 ISE 2026 上正式推出第二代 Kintex UltraScale+ FPGA 系列（包括XC2KU030P、XC2KU040P、XC2KU050P三款型號）。該系列定位中端市場，面向廣播、工業(yè)、醫(yī)療、測試測量等應(yīng)用，最高可提供前代產(chǎn)品 5 倍的內(nèi)存帶寬，集成 PCIe Gen4、LPDDR5X 控制器，并支持 CNSA 2.0 級密碼學(xué)安全特性。計(jì)劃供貨至 2045 年，預(yù)量產(chǎn)樣片預(yù)計(jì) 2026 年 Q4 推出，2027 年上半年量產(chǎn)。AMD在 2 月重申其 Vitis AI 工具鏈已支持從 PyTorch/TensorFlow 模型到 FPGA AI 引擎的直接部署，降低 AI 應(yīng)用開發(fā)門檻。

AMD 非常重視自適應(yīng)計(jì)算和 Versal 系列的開發(fā)。Versal系列已經(jīng)不只是 FPGA，而是一個(gè)完整的片上系統(tǒng)，里面集成了 ARM 核、AI 引擎、DSP，甚至把 HBM 內(nèi)存也封裝在一起。對我們客戶的好處是什么？第一，算法迭代快——今天剛出的新模型，明天就能在硬件上跑起來；第二，功耗低——數(shù)據(jù)不用在芯片內(nèi)外來回搬運(yùn)，自然省電；第三，開發(fā)門檻降了——AMD 的 Vitis 工具鏈越來越順手，IP 庫也越來越全。如果您正在做邊緣 AI 或者 5G 基站，Versal 是值得認(rèn)真考慮的選項(xiàng)。

→Altera正式分拆為獨(dú)立 FPGA 公司，專注于提供端到端的 FPGA 解決方案，并強(qiáng)調(diào)“內(nèi)置AI的FPGA”是其未來重點(diǎn)。Altera 高管在 2 月表示，將繼續(xù)強(qiáng)化 Quartus Prime 軟件工具鏈，并通過 FPGA AI Suite 和 OpenVINO 工具包，為 AI 推理提供靈活優(yōu)化的解決方案。

→Lattice 與 SEALSQ 公司合作，將基于 TPM 的后量子安全技術(shù)集成至 Lattice FPGA 解決方案中。雙方已開發(fā)出概念驗(yàn)證，將 Lattice 安全 FPGA 與 SEALSQ 的 QS7001/QVault TPM 安全信任根結(jié)合，面向邊緣計(jì)算、關(guān)鍵任務(wù)應(yīng)用。該方案計(jì)劃在 3 月的 Embedded World 2026 展會上演示。

→Achronix 在 ISFPGA 2026 上現(xiàn)場展示了基于 Speedster7t FPGA 的實(shí)時(shí)語音轉(zhuǎn)文字及翻譯的 AI 推理加速方案，以及面向 5G、雷達(dá)、醫(yī)療等市場的 JESD204C IP 核方案。

審核編輯 黃宇