深入剖析ADP7118：高性能CMOS LDO線性穩(wěn)壓器的卓越之選

在電子工程師的日常設(shè)計(jì)工作中，選擇一款合適的線性穩(wěn)壓器至關(guān)重要。今天，我們就來(lái)詳細(xì)探討一下Analog Devices推出的ADP7118——一款20 V、200 mA的低噪聲CMOS LDO線性穩(wěn)壓器，它在眾多應(yīng)用場(chǎng)景中都展現(xiàn)出了出色的性能。

文件下載：ADP7118.pdf

1. 關(guān)鍵特性亮點(diǎn)

1.1 低噪聲與高PSRR

ADP7118的一大顯著特點(diǎn)就是低噪聲，它能實(shí)現(xiàn)11 μV rms的低噪聲輸出，且該噪聲水平與固定輸出電壓無(wú)關(guān)。同時(shí)，在不同頻率下，它還具備出色的電源抑制比（PSRR）。例如，在10 kHz時(shí)PSRR可達(dá)88 dB，100 kHz時(shí)為68 dB，1 MHz時(shí)為50 dB（ (V{OUT } ≤5 ~V) ， (V{IN}=7 ~V) ），這使得它在對(duì)噪聲敏感的應(yīng)用中表現(xiàn)卓越。

1.2 寬輸入電壓范圍與大輸出電流

其輸入電壓范圍為2.7 V至20 V，能適應(yīng)多種不同的電源環(huán)境。最大輸出電流可達(dá)200 mA，可以滿(mǎn)足大多數(shù)中小功率負(fù)載的需求。

1.3 高精度輸出

初始精度為±0.8%，在不同的線路、負(fù)載和溫度條件下，精度也能保持在較高水平。在 (T{J}=-40^{circ} C) 至 +85°C 范圍內(nèi)，精度為?1.2% 至 +1.5%；在 (T{J}=-40^{circ} C) 至 +125°C 范圍內(nèi)，精度為± 1.8%。

1.4 低 dropout電壓與低靜態(tài)電流

在200 mA負(fù)載、 (V{OUT } = 5 V) 的情況下，dropout電壓典型值僅為200 mV。無(wú)負(fù)載時(shí)，靜態(tài)電流 (I{GND}) 典型值為50 μA，關(guān)機(jī)電流也非常低，在 (V{IN }=5 ~V) 時(shí)為1.8 μA， (V{IN }=20 ~V) 時(shí)為3.0 μA。

1.5 多種輸出電壓選項(xiàng)

提供1.8 V、2.5 V、3.3 V、4.5 V和5.0 V等固定輸出電壓選項(xiàng)，同時(shí)還有16種標(biāo)準(zhǔn)電壓可供選擇，輸出電壓還能在1.2 V至 (V{IN }-V{DO }) 范圍內(nèi)進(jìn)行調(diào)節(jié)，并且可以在初始設(shè)定點(diǎn)之上進(jìn)行調(diào)整。

2. 工作原理解析

ADP7118內(nèi)部主要由參考電壓源、誤差放大器和PMOS通晶體管組成。輸出電流通過(guò)PMOS通晶體管提供，誤差放大器將參考電壓與輸出反饋電壓進(jìn)行比較，并放大兩者的差值。當(dāng)反饋電壓低于參考電壓時(shí)，PMOS晶體管的柵極電壓被拉低，允許更多電流通過(guò)，從而提高輸出電壓；反之，當(dāng)反饋電壓高于參考電壓時(shí)，PMOS晶體管的柵極電壓被拉高，通過(guò)的電流減少，輸出電壓降低。

3. 應(yīng)用領(lǐng)域廣泛

3.1 對(duì)噪聲敏感的應(yīng)用

由于其低噪聲和高PSRR特性，ADP7118非常適合用于對(duì)噪聲敏感的應(yīng)用，如ADC和DAC電路、精密放大器等，能夠有效減少電源噪聲對(duì)信號(hào)的干擾。

3.2 通信與基礎(chǔ)設(shè)施

在通信和基礎(chǔ)設(shè)施領(lǐng)域，它可以為VCO (TUNE) 控制等提供穩(wěn)定的電源，確保設(shè)備的正常運(yùn)行。

3.3 醫(yī)療與保健

在醫(yī)療和保健設(shè)備中，對(duì)電源的穩(wěn)定性和低噪聲要求較高，ADP7118正好滿(mǎn)足這些需求，為設(shè)備的可靠性提供保障。

3.4 工業(yè)與儀器儀表

在工業(yè)和儀器儀表領(lǐng)域，它可以為各種傳感器和控制器提供穩(wěn)定的電源，提高系統(tǒng)的性能和精度。

4. 設(shè)計(jì)注意事項(xiàng)

4.1 電容選擇

• 輸出電容：ADP7118設(shè)計(jì)用于搭配小尺寸的陶瓷電容工作，建議使用最小2.2 μF、ESR為0.3 Ω或更小的電容，以確保LDO控制環(huán)路的穩(wěn)定性。較大的輸出電容值可以改善對(duì)負(fù)載電流變化的瞬態(tài)響應(yīng)。
• 輸入旁路電容：從VIN到GND連接一個(gè)2.2 μF的電容可以降低電路對(duì)PCB布局的敏感性，特別是在遇到長(zhǎng)輸入走線或高源阻抗的情況下。如果需要更大的輸出電容，應(yīng)相應(yīng)增加輸入電容。
• 電容特性：建議使用X5R或X7R電介質(zhì)的陶瓷電容，其電壓額定值為6.3 V至100 V。Y5V和Z5U電介質(zhì)的電容由于其較差的溫度和直流偏置特性，不建議使用。

4.2 可編程精密使能

ADP7118通過(guò)EN引腳來(lái)啟用和禁用VOUT引腳。當(dāng)EN引腳的上升電壓超過(guò)上限閾值（標(biāo)稱(chēng)值為1.2 V）時(shí)，VOUT開(kāi)啟；當(dāng)下降電壓低于下限閾值（標(biāo)稱(chēng)值為1.1 V）時(shí)，VOUT關(guān)閉。EN閾值的滯回約為100 mV，通過(guò)使用兩個(gè)電阻可以對(duì)上下限閾值進(jìn)行用戶(hù)編程。

4.3 軟啟動(dòng)功能

ADP7118使用內(nèi)部軟啟動(dòng)（SS引腳開(kāi)路）來(lái)限制輸出啟用時(shí)的浪涌電流。3.3 V選項(xiàng)的啟動(dòng)時(shí)間約為380 μs，從EN激活閾值被跨越到輸出達(dá)到最終值的90%。通過(guò)在SS引腳連接外部電容，可以確定軟啟動(dòng)時(shí)間。

4.4 噪聲降低

在可調(diào)模式下，為了降低輸出電壓噪聲，可以對(duì)可調(diào)LDO電路進(jìn)行修改。通過(guò)在輸出電壓設(shè)置電阻分壓器中添加 (C{NR}) 和 (R{NR}) 兩個(gè)額外組件，可以減少誤差放大器的交流增益，從而降低輸出電壓噪聲。

4.5 熱管理

在高環(huán)境溫度和/或高輸入電壓的應(yīng)用中，需要注意ADP7118的熱管理。當(dāng)結(jié)溫超過(guò)150°C時(shí)，轉(zhuǎn)換器將進(jìn)入熱關(guān)斷狀態(tài)，只有在結(jié)溫下降到135°C以下時(shí)才會(huì)恢復(fù)。因此，需要進(jìn)行熱分析，以確保在所有條件下都能可靠運(yùn)行?？梢酝ㄟ^(guò)增加連接到ADP7118引腳的銅的數(shù)量來(lái)改善封裝的散熱，但要注意達(dá)到一定程度后，增加銅的尺寸并不會(huì)帶來(lái)顯著的散熱效益。

5. 總結(jié)

ADP7118作為一款高性能的CMOS LDO線性穩(wěn)壓器，憑借其低噪聲、高PSRR、寬輸入電壓范圍、高精度輸出等特性，在眾多應(yīng)用領(lǐng)域都具有出色的表現(xiàn)。在設(shè)計(jì)過(guò)程中，合理選擇電容、利用可編程精密使能和軟啟動(dòng)功能、進(jìn)行有效的噪聲降低和熱管理等，可以充分發(fā)揮其性能優(yōu)勢(shì)，為電子工程師的設(shè)計(jì)工作提供有力支持。你在使用線性穩(wěn)壓器的過(guò)程中，有沒(méi)有遇到過(guò)類(lèi)似的設(shè)計(jì)挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。