深入解析ADP7182：高性能負(fù)電壓LDO線性穩(wěn)壓器

在電子設(shè)備的電源管理領(lǐng)域，線性穩(wěn)壓器扮演著至關(guān)重要的角色。今天，我們要深入探討的是Analog Devices公司推出的ADP7182，一款高性能的負(fù)電壓LDO（低壓差）線性穩(wěn)壓器。它在諸多方面展現(xiàn)出卓越的性能，適用于對(duì)噪聲敏感的應(yīng)用場(chǎng)景。

文件下載：ADP7182.pdf

1. 產(chǎn)品概述

ADP7182是一款CMOS LDO線性穩(wěn)壓器，輸入電壓范圍為 -2.7 V至 -28 V，能夠提供高達(dá) -200 mA的輸出電流。它采用先進(jìn)的專有架構(gòu)，具備高電源抑制比和低噪聲特性，并且在使用小至2.2 μF的陶瓷輸出電容時(shí)，能實(shí)現(xiàn)出色的線路和負(fù)載瞬態(tài)響應(yīng)。

2. 關(guān)鍵特性

2.1 低噪聲性能

ADP7182的輸出噪聲僅為18 μV rms，且與輸出電壓無(wú)關(guān)。這一特性使得它在對(duì)噪聲敏感的應(yīng)用中表現(xiàn)出色，例如模擬 - 數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字 - 模擬轉(zhuǎn)換器（DAC）電路、精密放大器等。

2.2 高電源抑制比（PSRR）

在10 kHz、(V_{out }=-3 ~V) 的條件下，PSRR可達(dá)66 dB。這意味著它能夠有效抑制電源中的噪聲和紋波，為負(fù)載提供穩(wěn)定的電源。

2.3 靈活的使能邏輯

支持正或負(fù)使能邏輯，為設(shè)計(jì)提供了更大的靈活性。用戶可以根據(jù)實(shí)際需求選擇合適的使能信號(hào)。

2.4 小電容穩(wěn)定性

只需2.2 μF的陶瓷輸出電容就能保持穩(wěn)定工作，有助于減小電路板的尺寸和成本。

2.5 寬輸入電壓范圍

輸入電壓范圍為 -2.7 V至 -28 V，適用于多種不同的電源環(huán)境。

2.6 低靜態(tài)電流

在 -200 mA負(fù)載下，靜態(tài)電流 (I_{GND}=-650 mu A)，低關(guān)機(jī)電流為 -2 μA，有助于降低功耗，延長(zhǎng)電池續(xù)航時(shí)間。

2.7 輸出電壓精度

初始精度為 ±1%，在線路、負(fù)載和溫度變化時(shí)，精度最大為 +2%/最小為 -3%。

2.8 保護(hù)功能

具備電流限制和熱過(guò)載保護(hù)功能，能夠有效保護(hù)器件免受損壞。

3. 工作原理

ADP7182內(nèi)部由參考電壓源、誤差放大器、反饋分壓器和NMOS通晶體管組成。輸出電流通過(guò)NMOS通晶體管提供，誤差放大器將參考電壓與輸出反饋電壓進(jìn)行比較，并放大差值，從而控制NMOS晶體管的導(dǎo)通程度，實(shí)現(xiàn)輸出電壓的穩(wěn)定。

4. 可調(diào)模式操作

ADP7182有固定輸出電壓和可調(diào)模式兩種版本。在可調(diào)模式下，輸出電壓可以通過(guò)外部電壓分壓器設(shè)置在 -1.22 V至 -27 V之間，計(jì)算公式為 (-V{OUT }=-1.22 Vleft(1+R{FBI} / R{FB 2}right))。為了減小ADJ引腳泄漏電流引起的輸出電壓誤差，(R{FB2}) 應(yīng)小于120 kΩ。此外，在 (R_{FB1}) 上并聯(lián)一個(gè)小電容（約100 pF）可以提高穩(wěn)定性和降低噪聲。

5. 應(yīng)用信息

5.1 ADIsimPower設(shè)計(jì)工具

ADP7182得到了ADIsimPower?設(shè)計(jì)工具集的支持。該工具集可以幫助用戶快速生成完整的電源設(shè)計(jì)，包括原理圖、物料清單和性能計(jì)算等，優(yōu)化設(shè)計(jì)以滿足成本、面積、效率和器件數(shù)量等方面的要求。

5.2 電容選擇

• 輸出電容：ADP7182設(shè)計(jì)用于與小型陶瓷電容配合使用，推薦使用ESR為0.2 Ω或更小、電容值至少為2.2 μF的電容，以確保穩(wěn)定性和良好的瞬態(tài)響應(yīng)。
• 輸入旁路電容：在VIN和GND之間連接一個(gè)2.2 μF的電容可以降低電路對(duì)PCB布局的敏感性，特別是在遇到長(zhǎng)輸入走線或高源阻抗時(shí)。當(dāng)需要更大的輸出電容時(shí)，應(yīng)相應(yīng)增加輸入電容。
• 電容特性：建議使用X5R或X7R介質(zhì)的陶瓷電容，它們?cè)跍囟群椭绷髌脳l件下具有較好的性能。避免使用Y5V和Z5U介質(zhì)的電容，因?yàn)樗鼈兊臏囟群椭绷髌锰匦暂^差。

5.3 使能引腳操作

ADP7182使用EN引腳來(lái)控制VOUT的開(kāi)啟和關(guān)閉。當(dāng)EN相對(duì)于GND為 ±2 V時(shí)，VOUT開(kāi)啟；當(dāng)EN為0 V時(shí)，VOUT關(guān)閉。為了實(shí)現(xiàn)自動(dòng)啟動(dòng)，可以將EN連接到VIN。該引腳具有雙極性使能功能，使能電壓可以相對(duì)于地為正或負(fù)。

5.4 軟啟動(dòng)

ADP7182采用內(nèi)部軟啟動(dòng)功能，限制輸出啟用時(shí)的浪涌電流。對(duì)于 -5 V輸出選項(xiàng)，從EN激活閾值到輸出達(dá)到最終值的90%的啟動(dòng)時(shí)間約為450 μs。

5.5 可調(diào)ADP7182的噪聲降低

通過(guò)在輸出電壓設(shè)置電阻分壓器上添加 (C{NR}) 和 (R{NR}) 兩個(gè)額外組件，可以降低可調(diào)ADP7182的輸出電壓噪聲。選擇 (R{NR}) 使其接近 (R{FB2})，并通過(guò)設(shè)置 (C{NR}) 的電抗等于 (R{FB1}-R_{NR}) 在10 Hz至100 Hz之間的頻率，來(lái)降低誤差放大器的交流增益。

5.6 電流限制和熱過(guò)載保護(hù)

ADP7182具備電流限制和熱過(guò)載保護(hù)功能。當(dāng)輸出負(fù)載達(dá)到 -350 mA（典型值）時(shí)，輸出電壓會(huì)降低以維持恒定的電流限制。當(dāng)結(jié)溫超過(guò)150°C（典型值）時(shí)，熱過(guò)載保護(hù)會(huì)啟動(dòng)，關(guān)閉輸出以防止器件損壞。

5.7 熱考慮

在大多數(shù)應(yīng)用中，ADP7182的效率較高，散熱較少。但在高溫環(huán)境或輸入輸出電壓差較大的情況下，需要進(jìn)行熱分析以確保結(jié)溫不超過(guò)125°C?？梢酝ㄟ^(guò)增加PCB上的銅面積和添加散熱平面來(lái)改善散熱性能。

6. PCB布局考慮

為了確保ADP7182的性能，輸入電容應(yīng)盡可能靠近VIN和GND引腳，輸出電容應(yīng)盡可能靠近VOUT和GND引腳。在面積有限的電路板上，使用1206或0805尺寸的電容和電阻可以實(shí)現(xiàn)最小的占地面積。

7. 封裝和訂購(gòu)信息

ADP7182提供5引腳TSOT、6引腳和8引腳LFCSP等多種封裝選項(xiàng)，以滿足不同的應(yīng)用需求。具體的訂購(gòu)信息可以參考數(shù)據(jù)手冊(cè)中的訂購(gòu)指南。

ADP7182以其出色的性能和豐富的特性，為電子工程師在電源管理設(shè)計(jì)中提供了一個(gè)強(qiáng)大的選擇。無(wú)論是在通信、醫(yī)療、工業(yè)還是儀器儀表等領(lǐng)域，它都能發(fā)揮重要的作用。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用場(chǎng)景和需求，合理選擇和使用這款穩(wěn)壓器，以實(shí)現(xiàn)最佳的性能和可靠性。

大家在使用ADP7182的過(guò)程中，有沒(méi)有遇到過(guò)什么問(wèn)題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享交流。