探索ICS9FG104E：PCIe Gen1/2、USB3.0等設(shè)備的頻率生成器解決方案

在電子設(shè)備的設(shè)計中，頻率生成器扮演著至關(guān)重要的角色，它為各種高速接口提供穩(wěn)定的時鐘信號，確保設(shè)備的正常運行。今天，我們就來深入了解一下瑞薩（Renesas）的ICS9FG104E頻率生成器，看看它是如何滿足PCIe Gen1/2、USB3.0、QPI和SATA等設(shè)備需求的。

文件下載：9FG104EGLF.pdf

一、ICS9FG104E概述

ICS9FG104E是一款能夠提供4對差分HCSL輸出的頻率生成器，可用于驅(qū)動PCIe Gen1/2、SATA和USB3.0設(shè)備。它具有靈活的輸入選項，既可以使用14.31818 MHz或25 MHz的晶體，也可以由參考輸入時鐘驅(qū)動。該器件的輸出具有小于50 ps的周期抖動和小于35 ps的輸出間偏移，能為系統(tǒng)提供高精度的時鐘信號。

二、主要特性與優(yōu)勢

2.1 輸出特性

• 4對HCSL差分輸出：能夠滿足多個設(shè)備對時鐘信號的需求，為不同的接口提供穩(wěn)定的時鐘。
• 1個3.3V REF輸出：輸出頻率取決于所使用的晶體，可為系統(tǒng)提供參考時鐘。

2.2 功能特性

• 頻率生成：可以從14.318MHz或25MHz的輸入生成常見的頻率，滿足不同設(shè)備的時鐘要求。
• 靈活的輸入方式：支持晶體或參考輸入，方便設(shè)計師根據(jù)實際需求進行選擇。
• 低抖動和偏移：周期抖動小于50 ps，輸出間偏移小于35 ps，確保時鐘信號的穩(wěn)定性和準確性。
• 支持多種接口：能夠支持Serial - ATA在100MHz的工作頻率，適用于多種高速接口。
• 兩種擴頻模式：-0.5%下擴頻和+/-0.25%中心擴頻，可有效降低電磁干擾（EMI）。
• 31.5KHz擴頻調(diào)制率：通過USB3兼容性測試，確保在USB3.0設(shè)備中的穩(wěn)定運行。
• 電源管理：未使用的輸出可以在驅(qū)動或高阻狀態(tài)下禁用，有助于降低功耗。
• 工業(yè)溫度版本：支持嵌入式應(yīng)用，適用于更廣泛的工作環(huán)境。

三、關(guān)鍵規(guī)格參數(shù)

3.1 抖動和偏移

• 周期抖動：小于50 ps，保證時鐘信號在每個周期內(nèi)的穩(wěn)定性。
• 相位抖動：PCIe Gen1/2小于3 ps rms，確保PCIe接口的高速穩(wěn)定運行。
• 輸出間偏移：小于35 ps，減少不同輸出之間的時間差異。

3.2 頻率精度

• 輸出時鐘的頻率精度為+/-300 ppm，在擴頻關(guān)閉時，所有輸出頻率的精度為+/-50 ppm，保證了時鐘信號的準確性。

四、引腳配置與功能

4.1 引腳配置

4.2 引腳功能

• XIN/CLKIN：晶體輸入或參考時鐘輸入引腳。
• X2：晶體輸出引腳，標稱頻率為14.318MHz。
• VDD：電源引腳，標稱電壓為3.3V。
• GND：接地引腳。
• REFOUT：參考時鐘輸出引腳。
• vFS2、vFS1、vFS0：頻率選擇引腳，用于選擇輸出頻率。
• DIF_3、DIF_3#、DIF_2、DIF_2#、DIF_1、DIF_1#、DIF_0、DIF_0#：0.7V差分時鐘輸出引腳。
• SDATA：SMBus電路的數(shù)據(jù)引腳，3.3V耐壓。
• SCLK：SMBus電路的時鐘引腳，5V耐壓。
• DIF_STOP#：低電平有效輸入，用于停止差分輸出時鐘。
• vSPREAD：異步、高電平有效輸入，用于啟用擴頻功能。
• ^SEL14M_25M#：選擇14.31818 MHz或25 MHz的輸入頻率。
• IREF：為差分電流模式輸出對建立參考電流，需要連接一個固定精度的電阻到地。
• GNDA：PLL核心的接地引腳。
• VDDA：PLL核心的3.3V電源引腳。

五、頻率選擇

設(shè)計師可以根據(jù)實際需求，通過設(shè)置這些引腳的電平來選擇合適的輸出頻率。

六、SMBus接口

ICS9FG104E支持SMBus串行接口，通過該接口可以對器件進行配置和控制。下面分別介紹寫入和讀取操作的步驟：

6.1 寫入操作

• 控制器發(fā)送起始位。
• 控制器發(fā)送寫入地址。
• IDT時鐘進行確認。
• 控制器發(fā)送起始字節(jié)位置N。
• IDT時鐘進行確認。
• 控制器發(fā)送字節(jié)計數(shù)X。
• IDT時鐘進行確認。
• 控制器開始發(fā)送從字節(jié)N到字節(jié)N + X - 1的數(shù)據(jù)。
• IDT時鐘對每個字節(jié)進行確認。
• 控制器發(fā)送停止位。

6.2 讀取操作

• 控制器發(fā)送起始位。
• 控制器發(fā)送寫入地址。
• IDT時鐘進行確認。
• 控制器發(fā)送起始字節(jié)位置N。
• IDT時鐘進行確認。
• 控制器發(fā)送單獨的起始位。
• 控制器發(fā)送讀取地址。
• IDT時鐘進行確認。
• IDT時鐘發(fā)送數(shù)據(jù)字節(jié)計數(shù)X。
• IDT時鐘發(fā)送字節(jié)N + X - 1。
• IDT時鐘發(fā)送從字節(jié)0到字節(jié)X的數(shù)據(jù)（如果X(H)被寫入字節(jié)8）。
• 控制器需要對每個字節(jié)進行確認。
• 控制器發(fā)送非確認位。
• 控制器發(fā)送停止位。

七、電氣特性

ICS9FG104E的電氣特性涵蓋了多個方面，包括參考時鐘、差分相位抖動、輸入/電源/通用輸出參數(shù)以及DIF 0.7V電流模式差分對等。這些特性確保了器件在不同工作條件下的性能穩(wěn)定。例如，在參考時鐘方面，輸出高電壓、低電壓、上升時間、下降時間、占空比和抖動等參數(shù)都有明確的規(guī)定；在差分相位抖動方面，針對不同的接口（如PCIe Gen1/2、QPI等）有不同的抖動要求。

八、應(yīng)用建議

8.1 布局布線

在進行PCB布局布線時，需要注意差分信號的路由。例如，對于DIF參考時鐘，推薦采用非耦合50ohm走線和耦合100ohm差分走線，并對不同長度的走線有具體的要求。同時，還給出了LVDS和其他常見差分信號的替代端接方案以及電纜連接交流耦合應(yīng)用的組件值。

8.2 電源管理

通過SMBus接口可以對未使用的輸出進行禁用，以降低功耗。同時，在DIF_STOP#引腳的操作上，也有相應(yīng)的控制策略，確保在需要時停止或恢復差分輸出時鐘。

九、總結(jié)

ICS9FG104E是一款功能強大、性能出色的頻率生成器，適用于PCIe Gen1/2、USB3.0、QPI和SATA等多種高速接口設(shè)備。它具有靈活的輸入方式、低抖動和偏移、支持多種擴頻模式等優(yōu)點，能夠為系統(tǒng)提供穩(wěn)定、準確的時鐘信號。通過合理的布局布線和電源管理，設(shè)計師可以充分發(fā)揮該器件的性能，滿足不同應(yīng)用場景的需求。在實際設(shè)計中，你是否遇到過類似頻率生成器的應(yīng)用挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗。