12 位高速 ADC：AD9634 深度剖析與應(yīng)用指南

在當(dāng)今的電子設(shè)計領(lǐng)域，高速、高精度的模數(shù)轉(zhuǎn)換器（ADC）對于實現(xiàn)高性能的信號處理至關(guān)重要。AD9634 作為一款 12 位、具備 170 MSPS/210 MSPS/250 MSPS 采樣速度的 ADC，以其出色的性能和廣泛的應(yīng)用場景，成為眾多工程師的首選。本文將深入剖析 AD9634 的特性、工作原理、應(yīng)用要點等方面，為電子工程師們提供全面的設(shè)計參考。

文件下載：AD9634.pdf

一、AD9634 特性亮點

1. 卓越的性能指標(biāo)

AD9634 在性能方面表現(xiàn)卓越。在 185 MHz (A{IN}) 和 250 MSPS 條件下，其 SNR 可達 69.7 dBFS，SFDR 為 87 dBc，在 185 MHz、?1 dBFS (A{IN}) 和 250 MSPS 時，輸入噪聲低至 ?150.6 dBFS/Hz。總功耗在 250 MSPS 時為 360 mW，采用 1.8 V 電源電壓，輸出為 LVDS（ANSI - 644 電平）。

2. 靈活的配置選項

它具備整數(shù) 1 至 8 的輸入時鐘分頻器（最大輸入 625 MHz），采樣率最高可達 250 MSPS。內(nèi)部集成 ADC 電壓基準(zhǔn)，模擬輸入范圍靈活，為 1.4 V p - p 至 2.0 V p - p（標(biāo)稱 1.75 V p - p），還配備 ADC 時鐘占空比穩(wěn)定器和串行端口控制，并且擁有節(jié)能的掉電模式。

二、應(yīng)用領(lǐng)域廣泛

AD9634 適用于多種通信和數(shù)據(jù)處理場景，如通信領(lǐng)域的多樣性無線電系統(tǒng)、多模式數(shù)字接收機（3G），包括 TD - SCDMA、WiMAX、W - CDMA、CDMA2000、GSM、EDGE、LTE 等，以及 I/Q 解調(diào)系統(tǒng)、智能天線系統(tǒng)、通用軟件無線電、超聲設(shè)備和寬帶數(shù)據(jù)應(yīng)用等。

三、工作原理與架構(gòu)

1. ADC 架構(gòu)

AD9634 采用多級、差分流水線架構(gòu)，集成輸出誤差校正邏輯。前端為采樣保持電路，后續(xù)是流水線式開關(guān)電容 ADC，各階段量化輸出在數(shù)字校正邏輯中組合成最終的 12 位結(jié)果。流水線架構(gòu)允許第一級處理新輸入樣本，其余階段處理前一階段樣本，采樣在時鐘上升沿進行。

2. 模擬輸入考慮

其模擬輸入是差分開關(guān)電容電路，設(shè)計用于處理差分輸入信號以實現(xiàn)最佳性能。時鐘信號交替切換輸入的采樣和保持模式，輸入切換到采樣模式時，信號源需能在半個時鐘周期內(nèi)為采樣電容充電并穩(wěn)定。在中頻欠采樣應(yīng)用中，需減少并聯(lián)電容，以避免限制輸入帶寬。為獲得最佳動態(tài)性能，應(yīng)匹配驅(qū)動 (V{IN +}) 和 (V{IN -}) 的源阻抗，并使輸入差分平衡。

3. 時鐘輸入考慮

為實現(xiàn)最佳性能，AD9634 的采樣時鐘輸入 (CLK +) 和 (CLK -) 應(yīng)采用差分信號。時鐘輸入可采用 CMOS、LVDS、LVPECL 或正弦波信號，時鐘源抖動是關(guān)鍵因素。AD9634 具有靈活的時鐘輸入結(jié)構(gòu)，包含輸入時鐘分頻器，可將輸入時鐘按 1 至 8 的整數(shù)倍分頻。同時，它還配備時鐘占空比穩(wěn)定器（DCS），可提供標(biāo)稱 50% 占空比的內(nèi)部時鐘信號，但輸入時鐘上升沿的抖動仍需關(guān)注。

四、關(guān)鍵規(guī)格參數(shù)

1. DC 規(guī)格

包括分辨率為 12 位，無漏碼保證，偏移誤差、增益誤差、差分非線性（DNL）和積分非線性（INL）等指標(biāo)在不同型號（AD9634 - 170、AD9634 - 210、AD9634 - 250）下有明確規(guī)定，輸入?yún)⒖荚肼曉?25°C、(V_{REF}=1.0 V) 時為 0.531（AD9634 - 170）、0.391（AD9634 - 210）、0.407（AD9634 - 250）LSB rms。

2. AC 規(guī)格

在不同輸入頻率下，SNR、SINAD、ENOB、SFDR 等指標(biāo)表現(xiàn)出色。例如，在 (f_{IN}=185 MHz)、25°C 時，AD9634 - 250 的 SNR 為 69.7 dBFS，SFDR 為 87 dBc。

3. 數(shù)字規(guī)格

涵蓋差分時鐘輸入、邏輯輸入和數(shù)字輸出等方面的參數(shù)，如差分時鐘輸入的邏輯兼容性、內(nèi)部共模偏置、輸入電壓范圍等，數(shù)字輸出的差分輸出電壓、輸出偏移電壓等。

4. 開關(guān)規(guī)格

包括時鐘輸入?yún)?shù)（如輸入時鐘速率、轉(zhuǎn)換速率、時鐘周期、脈沖寬度等）和數(shù)據(jù)輸出參數(shù)（如數(shù)據(jù)傳播延遲、DCO 傳播延遲、DCO 與數(shù)據(jù)偏斜、流水線延遲等）。

5. 時序規(guī)格

規(guī)定了 SPI 時序要求，如數(shù)據(jù)與 SCLK 上升沿的建立時間、保持時間，SCLK 的周期、高電平和低電平最小周期等。

五、設(shè)計應(yīng)用要點

1. 電源和接地

建議使用兩個獨立的 1.8 V 電源，分別為模擬（AVDD）和數(shù)字輸出（DRVDD）供電。采用多個去耦電容覆蓋高低頻，將電容靠近 PCB 板電源入口和芯片引腳，使用單個 PCB 接地平面，通過適當(dāng)去耦和智能分區(qū)實現(xiàn)最佳性能。

2. 暴露焊盤熱散熱片

必須將 ADC 底部的暴露焊盤連接到模擬地（AGND），在 PCB 上使用連續(xù)的暴露銅平面連接到暴露焊盤，并通過多個過孔降低熱阻，過孔用非導(dǎo)電環(huán)氧樹脂填充或堵塞。為增加 ADC 與 PCB 的覆蓋和粘附，可使用絲印將銅平面分區(qū)。

3. VCM 引腳

使用 0.1 μF 電容將 VCM 引腳接地，以確保輸入共模電壓穩(wěn)定。

4. SPI 端口

在轉(zhuǎn)換器需要全動態(tài)性能時，SPI 端口不應(yīng)處于活動狀態(tài)。若板上 SPI 總線用于其他設(shè)備，需在總線和 AD9634 之間提供緩沖，防止信號在關(guān)鍵采樣期間干擾轉(zhuǎn)換器輸入。

六、總結(jié)

AD9634 憑借其高性能、靈活配置和廣泛的應(yīng)用范圍，為電子工程師在設(shè)計高速、高精度信號處理系統(tǒng)時提供了可靠的選擇。在實際應(yīng)用中，工程師需充分理解其工作原理和規(guī)格參數(shù)，遵循設(shè)計指南，以實現(xiàn)最佳性能。同時，隨著技術(shù)的不斷發(fā)展，AD9634 也將在更多領(lǐng)域發(fā)揮重要作用。你在使用 AD9634 過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。