AD7450：高性能12位ADC的深度解析與應(yīng)用指南

在電子工程師的日常工作中，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是一個(gè)關(guān)鍵的組件，它在眾多領(lǐng)域都有著廣泛的應(yīng)用。今天，我們就來深入探討一款高性能的12位ADC——AD7450。

文件下載：AD7450.pdf

1. AD7450概述

AD7450是一款采用逐次逼近（SAR）架構(gòu)的12位高速、低功耗ADC，具備全差分模擬輸入特性。它可以在3V或5V單電源下工作，在不同電源供電時(shí)，分別能實(shí)現(xiàn)高達(dá)833 kSPS或1 MSPS的吞吐量。

1.1 關(guān)鍵特性

• 高吞吐量與低功耗：在3V電源下，以833 kSPS的速率工作時(shí)，最大功耗僅為3.75 mW；在5V電源下，以1 MSPS的速率工作時(shí)，最大功耗為9 mW。
• 全差分模擬輸入：差分輸入結(jié)構(gòu)具有諸多優(yōu)勢(shì)，如抗噪聲能力強(qiáng)、失真性能好、動(dòng)態(tài)范圍翻倍以及輸入范圍和偏置點(diǎn)靈活等。
• 靈活的電源/串行時(shí)鐘速度管理：轉(zhuǎn)換速率由串行時(shí)鐘決定，可通過調(diào)整串行時(shí)鐘速度來降低功耗。同時(shí)，還具備關(guān)機(jī)模式，能在低吞吐量時(shí)最大化電源效率。
• 可變電壓參考輸入：參考電壓可在100 mV至3.5 V之間變化，具體取決于電源和應(yīng)用需求。
• 無流水線延遲：逐次逼近架構(gòu)確保了無流水線延遲，保證了數(shù)據(jù)的實(shí)時(shí)性。
• 精確的采樣控制：通過CS輸入和一次性轉(zhuǎn)換控制，可精確控制采樣時(shí)刻。
• 高有效位數(shù)：在100 mV參考電壓下，典型有效位數(shù)（ENOB）大于8位。

1.2 應(yīng)用領(lǐng)域

AD7450適用于多種應(yīng)用場(chǎng)景，包括傳感器接口、電池供電系統(tǒng)、數(shù)據(jù)采集系統(tǒng)、便攜式儀器、電機(jī)控制和通信等。

2. 技術(shù)參數(shù)詳解

2.1 動(dòng)態(tài)性能

• 信噪失真比（SINAD）：在5V電源下，A版本和B版本的SINAD最小值均為70 dB；在3V電源下，最小值為68 dB。
• 總諧波失真（THD）：在5V電源下，典型值為 - 80 dB，最大值為 - 75 dB。
• 峰值諧波或雜散噪聲：在3V電源下，典型值為 - 78 dB，最大值為 - 73 dB；在5V電源下，典型值為 - 82 dB，最大值為 - 75 dB。
• 互調(diào)失真（IMD）：二階項(xiàng)和三階項(xiàng)的典型值均為 - 85 dB。

2.2 其他參數(shù)

• 分辨率：12位，積分非線性（INL）最大值為±2 LSB（A版本）或±1 LSB（B版本），差分非線性（DNL）保證無漏碼至12位，最大值為±1 LSB。
• 零碼誤差：在5V電源下，A版本為 - 1/+2 LSB，B版本為±3 LSB；在3V電源下，均為±3 LSB。
• 增益誤差：正增益誤差和負(fù)增益誤差在不同電源下有不同的最大值，具體可參考文檔中的表格。

3. 工作原理與電路結(jié)構(gòu)

3.1 轉(zhuǎn)換器操作

AD7450基于兩個(gè)電容式DAC的逐次逼近ADC。在采集階段，采樣電容陣列獲取輸入的差分信號(hào)；在轉(zhuǎn)換階段，控制邏輯和電荷重新分配DAC通過對(duì)采樣電容陣列進(jìn)行電荷的加減操作，使比較器重新平衡，完成轉(zhuǎn)換。

3.2 電路結(jié)構(gòu)

AD7450內(nèi)部包含一個(gè)片上差分跟蹤保持放大器、一個(gè)逐次逼近ADC和一個(gè)串行接口，采用8引腳SOIC或μSOIC封裝。串行時(shí)鐘輸入用于訪問數(shù)據(jù)，并為逐次逼近ADC提供時(shí)鐘源。

4. 模擬輸入與參考輸入

4.1 模擬輸入

AD7450的模擬輸入為全差分結(jié)構(gòu)。差分信號(hào)的幅度為(V{IN+}-V{IN-})，其范圍為 - (V{REF})至 + (V{REF}) p - p（即(2 ×V{REF})）。共模電壓是兩個(gè)輸入信號(hào)的平均值，需要外部設(shè)置，其范圍隨(V{REF})的變化而變化。

4.2 參考輸入

參考輸入范圍為100 mV至3.5 V，具體取決于電源。在5V電源下，指定參考電壓為2.5 V，最大參考電壓為3.5 V；在3.3V電源下，指定參考電壓為1.25 V，最大參考電壓為2.4 V。參考電壓的選擇會(huì)影響模擬輸入范圍和共模電壓范圍，同時(shí)參考源的誤差會(huì)導(dǎo)致AD7450傳遞函數(shù)的增益誤差。

5. 驅(qū)動(dòng)差分輸入的方法

5.1 差分放大器

可使用差分放大器（如AD8138）將單端信號(hào)轉(zhuǎn)換為差分信號(hào)，為AD7450提供差分驅(qū)動(dòng)。該放大器還能實(shí)現(xiàn)共模電平轉(zhuǎn)換和緩沖雙極性輸入信號(hào)。

5.2 運(yùn)放對(duì)

使用雙運(yùn)放電路可以將單端信號(hào)轉(zhuǎn)換為差分信號(hào)，適用于雙極性和單極性輸入信號(hào)。

5.3 RF變壓器

在不需要直流耦合的系統(tǒng)中，RF變壓器是生成差分輸入的良好解決方案，它能在差分模式下操作ADC，且不會(huì)引入額外的噪聲和失真。

6. 串行接口與操作模式

6.1 串行接口

AD7450的串行接口通過串行時(shí)鐘進(jìn)行轉(zhuǎn)換控制和數(shù)據(jù)傳輸。CS信號(hào)的下降沿啟動(dòng)轉(zhuǎn)換過程，轉(zhuǎn)換需要16個(gè)SCLK周期完成。

6.2 操作模式

• 正常模式：適用于需要最快吞吐量的應(yīng)用，CS信號(hào)在轉(zhuǎn)換期間保持低電平，直到至少10個(gè)SCLK下降沿過去，以確保器件保持全功率運(yùn)行。
• 掉電模式：適用于需要較低吞吐量的應(yīng)用，在SCLK的第二個(gè)下降沿之后且在第10個(gè)下降沿之前將CS信號(hào)拉高，可使器件進(jìn)入掉電模式，此時(shí)所有模擬電路斷電。退出掉電模式需要進(jìn)行一次虛擬轉(zhuǎn)換。

7. 與微處理器和DSP的接口

AD7450的串行接口使其可以直接連接到多種微處理器和DSP。文檔中詳細(xì)介紹了與ADSP - 21xx、TMS320C5x/C54x、MC68HC16和DSP56xxx等的接口方法和配置參數(shù)。

8. 應(yīng)用提示

8.1 接地和布局

在設(shè)計(jì)印刷電路板時(shí)，應(yīng)將模擬和數(shù)字部分分開，使用獨(dú)立的接地平面，并在靠近AD7450的GND引腳處建立星型接地連接。避免數(shù)字線路在器件下方布線，時(shí)鐘信號(hào)應(yīng)進(jìn)行屏蔽，避免靠近模擬輸入。

8.2 評(píng)估AD7450性能

評(píng)估板套件包括一個(gè)完全組裝和測(cè)試的評(píng)估板、文檔以及用于通過評(píng)估板控制器從PC控制板的軟件。用戶可以使用該軟件對(duì)AD7450進(jìn)行交流（快速傅里葉變換）和直流（代碼直方圖）測(cè)試。

9. 總結(jié)

AD7450以其高吞吐量、低功耗、全差分輸入和靈活的操作模式等特性，在眾多應(yīng)用領(lǐng)域展現(xiàn)出了強(qiáng)大的優(yōu)勢(shì)。電子工程師在設(shè)計(jì)過程中，通過合理選擇電源、參考電壓和驅(qū)動(dòng)方式，以及優(yōu)化電路布局和接口配置，可以充分發(fā)揮AD7450的性能，滿足不同應(yīng)用的需求。你在使用AD7450或其他類似ADC時(shí)，遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。