91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體制造中的側(cè)墻工藝介紹

中科院半導(dǎo)體所 ? 來源:Jeff的芯片世界 ? 2026-04-09 10:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

文章來源:Jeff的芯片世界

原文作者:Jeff的芯片世界

側(cè)墻工藝是半導(dǎo)體制造中形成LDD結(jié)構(gòu)的關(guān)鍵,能有效抑制熱載流子效應(yīng)。本文從干法刻蝕原理出發(fā),深度解析側(cè)墻材料從單層SiO?到ONO三明治結(jié)構(gòu)及雙重側(cè)墻的迭代演進(jìn),揭示先進(jìn)制程下保障器件可靠性與性能的核心邏輯。

側(cè)墻工藝是半導(dǎo)體制造中用于形成輕摻雜漏(LDD)結(jié)構(gòu)的關(guān)鍵技術(shù)。在器件尺寸不斷縮小的過程中,漏極電壓升高會(huì)導(dǎo)致耗盡區(qū)寬度增加,載流子在強(qiáng)電場(chǎng)作用下形成高能熱載流子,進(jìn)而引發(fā)熱載流子注入效應(yīng),這是導(dǎo)致器件和芯片失效的常見誘因。為降低漏極與襯底PN結(jié)附近的峰值電場(chǎng)強(qiáng)度,研發(fā)人員引入了LDD結(jié)構(gòu),即在漏極與溝道之間形成一層很薄的輕摻雜區(qū)。側(cè)墻工藝的作用正是在LDD離子注入后,制造出掩蔽層以防止后續(xù)重?fù)诫s的源漏離子注入影響輕摻雜區(qū)域。從器件剖面圖可見,LDD結(jié)構(gòu)位于側(cè)墻正下方,側(cè)墻能夠有效掩蔽LDD結(jié)構(gòu),且該工藝不需要掩模版,成本較低、流程簡(jiǎn)單。

側(cè)墻的形成基于各向異性的干法刻蝕回刻技術(shù)。首先淀積厚度為S1的介質(zhì)層,多晶硅柵的厚度為S2,其側(cè)面介質(zhì)層總厚度為S1+S2。干法刻蝕方向垂直向下,刻蝕停止于硅表面,刻蝕厚度即為S1,因此多晶硅柵側(cè)面剩余的介質(zhì)層厚度為S2,最終形成側(cè)墻結(jié)構(gòu)。側(cè)墻的橫向側(cè)面寬度略小于S1,該寬度決定了LDD結(jié)構(gòu)的橫向尺寸,由淀積的介質(zhì)層厚度決定。

d3767c1c-300e-11f1-90a1-92fbcf53809c.png

側(cè)墻刻蝕工藝流程

側(cè)墻刻蝕的典型流程如下:先沉積介質(zhì)層,隨后進(jìn)行各向異性的干法刻蝕回刻,刻蝕方向垂直向下,停止于硅表面。側(cè)墻的厚度由沉積的介質(zhì)層厚度決定。針對(duì)側(cè)墻刻蝕工藝,主要反應(yīng)氣體包括C4F8、CH3F、CH2F2、CHF3、CF4等,同時(shí)需添加稀釋氣體如O2、Ar和He。對(duì)于由二氧化硅和氮化硅組成的ON側(cè)墻,通常使用含氫的碳氟化合物氣體(如CH3F、CH2F2、CHF3)進(jìn)行刻蝕。

在0.8μm及以下的工藝技術(shù)中,淀積的隔離側(cè)墻介質(zhì)層為二氧化硅,常用TEOS(四乙基氧化硅)發(fā)生分解反應(yīng)生成,厚度約2000?。TEOS的臺(tái)階覆蓋率良好,隨后利用干法刻蝕形成側(cè)墻。

側(cè)墻介質(zhì)材料的技術(shù)迭代

隨著特征尺寸不斷縮小,側(cè)墻介質(zhì)層材料經(jīng)歷了多次更新迭代。對(duì)于0.8μm及以下工藝,使用單層二氧化硅即可滿足要求。當(dāng)特征尺寸降至0.35μm以下時(shí),單層二氧化硅已無法滿足器件電性能需求,需采用二氧化硅和氮化硅(SiO2/Si3N4,ON)雙層組合結(jié)構(gòu)。其原因有二:其一,單層刻蝕時(shí)沒有停止層,易損傷硅襯底,而雙層結(jié)構(gòu)中下層可作為刻蝕停止層;其二,深亞微米下柵極與漏極接觸填充金屬距離很近,二氧化硅隔離效果不足,氮化硅具有更好的電隔離特性。典型工藝為先LPCVD淀積約200?二氧化硅作為應(yīng)力緩解層,再淀積約1500?氮化硅。

d3ca2272-300e-11f1-90a1-92fbcf53809c.png

當(dāng)特征尺寸進(jìn)入0.18μm及以下,雙層側(cè)墻結(jié)構(gòu)出現(xiàn)新問題:厚度較大的氮化硅會(huì)產(chǎn)生應(yīng)力,使器件發(fā)生應(yīng)變,導(dǎo)致飽和電流減小、漏電流增大。為此引入三明治結(jié)構(gòu)(SiO2/Si3N4/SiO2,ONO),即先淀積約200?二氧化硅、再淀積約400?氮化硅、最后用TEOS生成約1000?二氧化硅。該結(jié)構(gòu)通過減薄氮化硅并由兩層二氧化硅控制應(yīng)力影響。

當(dāng)特征尺寸達(dá)到90nm及以下時(shí),柵極與漏極間的寄生電容Cgd逐漸增大并影響器件速度。為增大柵極與漏極LDD結(jié)構(gòu)的距離,采用雙重側(cè)墻技術(shù):先淀積約50?二氧化硅和約150?氮化硅,刻蝕形成第一重側(cè)墻,進(jìn)行LDD離子注入;隨后再淀積ONO三明治結(jié)構(gòu)作為第二重側(cè)墻。第二重側(cè)墻的典型工藝為L(zhǎng)PCVD淀積約150?二氧化硅、約350?氮化硅、約1000?二氧化硅,依次刻蝕形成最終結(jié)構(gòu)。

側(cè)墻工藝隨晶體管尺寸縮小而不斷演進(jìn),其介質(zhì)材料經(jīng)歷了從單層二氧化硅、雙層二氧化硅/氮化硅、ONO三明治結(jié)構(gòu)到雙重側(cè)墻的演變過程。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    339

    文章

    31101

    瀏覽量

    265856
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    718

    瀏覽量

    30378

原文標(biāo)題:側(cè)墻(Spacer)工藝介紹

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋晶圓工藝到后端封測(cè)

    。 第1章 半導(dǎo)體產(chǎn)業(yè)介紹 第2章 半導(dǎo)體材料特性 第3章 器件技術(shù) 第4章 硅和硅片制備 第5章 半導(dǎo)體制造的化學(xué)品 第6章 硅片
    發(fā)表于 04-15 13:52

    #半導(dǎo)體制造工藝 薄膜生長(zhǎng):薄膜的應(yīng)力

    制造工藝半導(dǎo)體制造集成電路工藝
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月15日 14:49:53

    #半導(dǎo)體制造工藝 電氣特性

    IC設(shè)計(jì)制造工藝半導(dǎo)體制造
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月15日 15:55:45

    想了解半導(dǎo)體制造相關(guān)知識(shí)

    {:1:}想了解半導(dǎo)體制造相關(guān)知識(shí)
    發(fā)表于 02-12 11:15

    半導(dǎo)體制造工藝》學(xué)習(xí)筆記

    `《半導(dǎo)體制造工藝》學(xué)習(xí)筆記`
    發(fā)表于 08-20 19:40

    半導(dǎo)體制造

    制造半導(dǎo)體器件時(shí),為什么先將導(dǎo)電性能介于導(dǎo)體和絕緣體之間的硅或鍺制成本征半導(dǎo)體,使之導(dǎo)電性極差,然后再用擴(kuò)散工藝在本征
    發(fā)表于 07-11 20:23

    半導(dǎo)體制造技術(shù)經(jīng)典教程(英文版)

    半導(dǎo)體制造技術(shù)經(jīng)典教程(英文版)
    發(fā)表于 03-06 16:19

    半導(dǎo)體制造的難點(diǎn)匯總

    。例如實(shí)現(xiàn)半導(dǎo)體制造設(shè)備、晶圓加工流程的自動(dòng)化,目的是大幅度減少工藝的操作者,因?yàn)槿耸莾艋g中的主要沾污源。由于芯片快速向超大規(guī)模集成電路發(fā)展,芯片設(shè)計(jì)方法變化、特征尺寸減小。這些變化向工藝
    發(fā)表于 09-02 18:02

    半導(dǎo)體制造工藝的主要設(shè)備及材料大盤點(diǎn)

    本文首先介紹半導(dǎo)體制造工藝流程及其需要的設(shè)備和材料,其次闡述了IC晶圓生產(chǎn)線的7個(gè)主要生產(chǎn)區(qū)域及所需設(shè)備和材料,最后詳細(xì)的介紹半導(dǎo)體制造
    發(fā)表于 05-23 17:32 ?7.4w次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b><b class='flag-5'>中</b>的主要設(shè)備及材料大盤點(diǎn)

    半導(dǎo)體制造工藝教程的詳細(xì)資料免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是半導(dǎo)體制造工藝教程的詳細(xì)資料免費(fèi)下載主要內(nèi)容包括了:1.1 引言 1.2基本半導(dǎo)體元器件結(jié)構(gòu) 1.3半導(dǎo)體器件
    發(fā)表于 11-19 08:00 ?226次下載
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>教程的詳細(xì)資料免費(fèi)下載

    半導(dǎo)體制造教程之工藝晶體的生長(zhǎng)資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是半導(dǎo)體制造教程之工藝晶體的生長(zhǎng)資料概述 一、襯底材料的類型1.元素半導(dǎo)體 Si、Ge…。2. 化合物半導(dǎo)體 G
    發(fā)表于 11-19 08:00 ?153次下載
    <b class='flag-5'>半導(dǎo)體制造</b>教程之<b class='flag-5'>工藝</b>晶體的生長(zhǎng)資料概述

    MEMS工藝——半導(dǎo)體制造技術(shù)

    MEMS工藝——半導(dǎo)體制造技術(shù)說明。
    發(fā)表于 04-08 09:30 ?253次下載
    MEMS<b class='flag-5'>工藝</b>——<b class='flag-5'>半導(dǎo)體制造</b>技術(shù)

    兩種標(biāo)準(zhǔn)的半導(dǎo)體制造工藝介紹

    標(biāo)準(zhǔn)的半導(dǎo)體制造工藝可以大致分為兩種工藝。一種是在襯底(晶圓)表面形成電路的工藝,稱為“前端工藝”。另一種是將形成電路的基板切割成小管芯并將
    發(fā)表于 03-14 16:11 ?8343次閱讀
    兩種標(biāo)準(zhǔn)的<b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b><b class='flag-5'>介紹</b>

    半導(dǎo)體制造工藝之光刻工藝詳解

    半導(dǎo)體制造工藝之光刻工藝詳解
    的頭像 發(fā)表于 08-24 10:38 ?3309次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>之光刻<b class='flag-5'>工藝</b>詳解

    半導(dǎo)體制造的高溫氧化工藝介紹

    ISSG(In-Situ Steam Generation,原位水蒸汽生成)是半導(dǎo)體制造的一種高溫氧化工藝,核心原理是利用氫氣(H?)與氧氣(O?)在反應(yīng)腔內(nèi)直接合成高活性水蒸氣,并解離生成原子氧(O*),實(shí)現(xiàn)對(duì)硅表面的精準(zhǔn)氧
    的頭像 發(fā)表于 06-07 09:23 ?6018次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>中</b>的高溫氧化<b class='flag-5'>工藝</b><b class='flag-5'>介紹</b>