在使用Vivado Logic Analyzer調(diào)試時,常會遇到這樣的情形:當(dāng)前階段需要觀測信號xa_reg,下一階段需要觀測xb_reg,兩個階段原始設(shè)計并沒有改變,只是需要將xa_reg替換為xb_reg。此時,一種方法是回到綜合后的設(shè)計,通過Setup Debug重新設(shè)置待觀測信號,這樣固然可行,但需要對設(shè)計重新布局布線,耗時,效率低。另一種方法是采用ECO(Engineering Change Order)的模式,直接在布線后的網(wǎng)表中實現(xiàn)替換操作。相比于前一種方法,這種方法省時高效。
1
第1步:打開布線后的dcp,并將Vivado布局(layout)切換為ECO模式,如圖1所示。
圖1
一旦切換到ECO模式,Vivado就會顯示出ECO Navigator和Scratch Pad,如圖2所示。

圖2
2
第2步:選中圖2中的Replace Debug Probes,執(zhí)行替換操作。此時會顯示出當(dāng)前ILA多連接的待測信號,如圖3所示。

圖3
3
第3步:選擇要替換的信號,如圖3中的reset_vio,右鍵選擇Edit Probes,彈出Choose Nets窗口,如圖4所示。在該窗口下,可找到用于替換reset_vio的新的信號toggle_vio。

圖4
4
第4步:替換完成,可觀察到reset_vio被toggle_vio替換。如圖5所示。

圖5
5
第5步:如果待測信號被施加了DONT_TOUCH屬性,會彈出如圖6所示的界面,選擇Unset Property and Continue。

圖6
6
第7步:在ECO Navigator中選擇Route Degisn,會顯示如圖7所示界面,選擇Incremental Route。因為替換過程并沒有改變布局,所以只需增量布線即可。

圖7
7
第7步:布線之后通過report_route_status可查看布線狀態(tài),如圖8所示。

圖8
8
第8步:在ECO Navigator下的Program,選擇Save Checkpoint As可生成更新后的dcp,選擇Generate Bitstream可生成新的bit文件,選擇Write Debug Probes可生成新的.ltx文件。注意替換待測信號之后,一定要重新生成.ltx文件。

圖9
結(jié)論采用ECO方式替換待測信號是省時高效的,因為直接在原有布線網(wǎng)表的基礎(chǔ)上進行操作,不必重新布局,只需增量布線,這也可進一步保證布線結(jié)果的一致性。
-
信號
+關(guān)注
關(guān)注
12文章
2914瀏覽量
80146 -
Setup
+關(guān)注
關(guān)注
0文章
30瀏覽量
12426
原文標題:替換Debug Probes其實很簡單
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
在Linux中,用新設(shè)置對CY7C65215重新編程后,如何啟用新設(shè)置?
關(guān)于重新設(shè)置PANID
以編程方式重新設(shè)置Arduino
脈沖電源脈沖序列產(chǎn)生的一種方法
用成型濾波器組提高測距精度的一種方法
Chrome瀏覽器隱私設(shè)置重新設(shè)計后有什么不同
關(guān)于Vivado中三種操作Debug的方式
STM32 Debug無法添加斷點的解決方法
定時開關(guān)怎么重新設(shè)置時間?
變頻器重新設(shè)置參數(shù)應(yīng)注意什么?
一種方法是回到綜合后的設(shè)計,通過Setup Debug重新設(shè)置待觀測信號
評論