91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

cpld是什么意思

工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:h1654155205.5246 ? 2019-02-28 15:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

cpld是什么意思

CPLD(ComplexProgrammableLogicDevice)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來的器件,相對(duì)而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái),用原理圖、硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

發(fā)展歷史及應(yīng)用領(lǐng)域

20世紀(jì)70年代,最早的可編程邏輯器件--PLD誕生了。其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成(相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)),因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性,但其過于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷,20世紀(jì)80年代中期,推出了復(fù)雜可編程邏輯器件--CPLD。此應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面。

器件特點(diǎn)

它具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn),可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分,它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。

如何使用

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái),用原理圖、硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

這里以搶答器為例講一下它的設(shè)計(jì)(裝修)過程,即芯片的設(shè)計(jì)流程。CPLD的工作大部分是在電腦上完成的。打開集成開發(fā)軟件(Altera公司Max+pluxII)→畫原理圖、寫硬件描述語(yǔ)言(VHDL,Verilog)→編譯→給出邏輯電路的輸入激勵(lì)信號(hào),進(jìn)行仿真,查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入、輸出鎖定(7128的64個(gè)輸入、輸出管腳可根據(jù)需要設(shè)定)→生成代碼→通過下載電纜將代碼傳送并存儲(chǔ)在CPLD芯片中。7128這塊芯片各管腳已引出,將數(shù)碼管、搶答開關(guān)、指示燈、蜂鳴器通過導(dǎo)線分別接到芯片板上,通電測(cè)試,當(dāng)搶答開關(guān)按下,對(duì)應(yīng)位的指示燈應(yīng)當(dāng)亮,答對(duì)以后,裁判給加分后,看此時(shí)數(shù)碼顯示加分結(jié)果是否正確,如發(fā)現(xiàn)有問題,可重新修改原理圖或硬件描述語(yǔ)言,完善設(shè)計(jì)。設(shè)計(jì)好后,如批量生產(chǎn),可直接復(fù)制其他CPLD芯片,即寫入代碼即可。如果要對(duì)芯片進(jìn)行其它設(shè)計(jì),比如進(jìn)行交通燈設(shè)計(jì),要重新畫原理圖、或?qū)懹布枋稣Z(yǔ)言,重復(fù)以上工作過程,完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修,這種裝修對(duì)CPLD來說可進(jìn)行上萬次。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1259

    瀏覽量

    173904
  • 可編程邏輯器件
    +關(guān)注

    關(guān)注

    5

    文章

    145

    瀏覽量

    30991
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AG32三合一芯片:為“國(guó)產(chǎn)替代”注入強(qiáng)芯動(dòng)力 MCU+2K CPLD+64Mbit高集成 體積縮減一半 成本直降50%

    的10資源;如系統(tǒng)需要更多管腳,亦可支持LQFP100封裝,靈活應(yīng)對(duì)多樣化應(yīng)用擴(kuò)展。 除了大容量 PSRAM,該MCU還內(nèi)置2K CPLD (FPGA)邏輯資源,實(shí)現(xiàn)了“MCU+可編程邏輯+大內(nèi)
    發(fā)表于 12-01 16:47

    誰(shuí)家在低成本MCU中集成CPLD/FPGA,這有何優(yōu)勢(shì)呢?

    /CPLD資源與RISC-V內(nèi)核MCU協(xié)同工作,支持硬件邏輯加速與軟件控制的靈活組合。這種架構(gòu)特別適用于需要實(shí)時(shí)信號(hào)處理的應(yīng)用場(chǎng)景,如音頻降噪、圖像預(yù)處理等。 2、高速AHB總線通信
    發(fā)表于 11-06 11:15

    AG32 內(nèi)置的CPLD 的DMA功能如何實(shí)現(xiàn)?

    一、在AGM 的AG32 CPLD中實(shí)現(xiàn)DMA(直接內(nèi)存訪問)功能,其核心邏輯如下: 1、系統(tǒng)架構(gòu)?采用主從架構(gòu):MCU作為主設(shè)備,CPLD作為從設(shè)備?交互方式:MCU通過訪問寄存器的方式
    發(fā)表于 10-31 15:42

    光端機(jī)新設(shè)計(jì):AG32 + MS21112S 極簡(jiǎn)架構(gòu)實(shí)現(xiàn)高性能低成本替代

    傳統(tǒng)光端機(jī)方案中,采用 CPLD +串化器+解串器 等外圍電路實(shí)現(xiàn)信號(hào)處理是常見選擇。 ? 現(xiàn)在我們推出 全新替代方案——只需AG32(內(nèi)置2k CPLD 的 MCU ) + MS21112S
    的頭像 發(fā)表于 09-18 13:02 ?632次閱讀
    光端機(jī)新設(shè)計(jì):AG32 + MS21112S 極簡(jiǎn)架構(gòu)實(shí)現(xiàn)高性能低成本替代

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)21:PCIe的TLP讀處理

    對(duì)于存儲(chǔ)器讀請(qǐng)求TLP,使用Non-Posted方式傳輸,即在接收到讀請(qǐng)求后,不僅要進(jìn)行處理,還需要通過axis_cc總線返回CPLD,這一過程由讀處理模塊執(zhí)行,讀處理模塊的結(jié)構(gòu)如圖1所示。 圖1讀
    發(fā)表于 08-14 16:24

    AG32:dma在cpld中的使用

    cpld中實(shí)現(xiàn)DMA的邏輯: Mcu為master,cpld為slave,mcu對(duì)cpld的交互方式為存取寄存器的方式; mcu中配置好DMA(讀取cpld中準(zhǔn)備好的數(shù)據(jù));
    發(fā)表于 08-12 09:22

    智多晶FPGA/CPLD芯片通過工信部自主可控等級(jí)評(píng)定

    西安智多晶微電子有限公司自主研發(fā)的 Seal 5000、Sealion 2000 系列 FPGA/CPLD 芯片經(jīng)過工業(yè)和信息化部電子第五研究所評(píng)估認(rèn)證,通過了自主可控等級(jí)評(píng)定。此次認(rèn)證的器件包括
    的頭像 發(fā)表于 06-06 09:30 ?1581次閱讀

    AG32 MCU+CPLD 聯(lián)合編程(案例描述)

    , EPM1270, LATTICE XO2-256,XO2-640, XO2-1200 等。 AG32 的管腳可以靈活定義,引腳與STM32。并且內(nèi)置2KLE FPGA, 非常適合MCU + FPGA/CPLD
    發(fā)表于 05-30 11:10

    MCU+CPLD 聯(lián)合編程(概念及流程)

    目錄 一、前述 二、基礎(chǔ)了解 三、安裝軟件 四、CPLD使用流程 1.在VE里定義引腳和信號(hào)關(guān)系 2.生成空的CPLD工程 3. Quartus下進(jìn)行工程轉(zhuǎn)換 4.Supra下編譯出最終的bin 五
    發(fā)表于 05-26 16:22

    如果沒有連接CPLD,F(xiàn)X3不會(huì)從CyU3PGpifSMStart() 調(diào)用返回,怎么解決?

    如果沒有連接 CPLD,F(xiàn)X3 不會(huì)從 CyU3PGpifSMStart() 調(diào)用返回。 我一直在關(guān)注 John Hyde 的 fx3 一書以及 GPIF_Example6。 注意:當(dāng) CPLD
    發(fā)表于 05-12 06:12

    內(nèi)容豐富,干貨滿滿的AG32入門視頻,非常適合新手學(xué)習(xí)。

    時(shí)鐘講解的視頻:該視頻的講解從零開始,描述三種時(shí)鐘(內(nèi)部晶體、外部無源晶振、外部有緣晶振)的詳細(xì)使用方法。以及輸出到cpld的五路時(shí)鐘的使用方法、五路時(shí)鐘相位差的設(shè)置方法、在開發(fā)板上測(cè)試五路輸出
    發(fā)表于 05-09 07:25

    AG32 MCU中CPLD使用基礎(chǔ)(二)

    AG32 MCU中CPLD使用基礎(chǔ)(二) 目錄 一、mcu與cpld的交互1. mcu傳遞信號(hào)給cpld; 2. cpld傳遞信號(hào)給mcu; 3. mcu從
    發(fā)表于 04-07 09:25

    為什么T4240的HRESET引腳總是低電平?

    我們正在開發(fā)一款使用 T4240 的產(chǎn)品,PORESET 和 HRESET 的硬件設(shè)計(jì)如下: (1) T4240 的 PORESET 引腳由 CPLD 控制的 4.7K 電阻從外部上拉
    發(fā)表于 04-04 08:10

    AG32 MCU中CPLD使用基礎(chǔ)(一)

    AG32 MCU中CPLD使用基礎(chǔ)(一) 目錄時(shí)鐘配置與使用 1. 外部晶振與內(nèi)部振蕩器; 2. PLL倍頻與分頻; 3. cpld可用的時(shí)鐘; 4. 幾個(gè)時(shí)鐘的設(shè)置限制; 5. cpld的最高
    發(fā)表于 04-02 10:08

    AG32 MCU+CPLD聯(lián)合使用入門(一)

    目錄 1. 文檔概述 2. AG32+CPLD開發(fā)基礎(chǔ)了解 3. CPLD 開發(fā)流程 3.1 安裝工具軟件 3.2 建立CPLD 空工程 4. 打開Project文件(CPLD
    發(fā)表于 03-13 10:32