完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個 瀏覽:637369次 帖子:8006個
在數(shù)字系統(tǒng)的設(shè)計(jì)中,F(xiàn)PGA+ARM 的系統(tǒng)架構(gòu)得到了越來越廣泛的應(yīng)用,F(xiàn)PGA主要實(shí)現(xiàn)高速數(shù)據(jù)的處理;ARM 主要實(shí)現(xiàn)系統(tǒng)的流程控制.人機(jī)交互.外部通...
現(xiàn)代社會芯片是一個大概念,幾乎無處不芯片,就連家里照明的LED等都需要外延芯片才能激發(fā)二極管發(fā)光。所以,芯片已是平淡無奇的東西,自從美國人制裁中興,卻讓...
本篇文章,我們將從與自動駕駛的關(guān)系、加速中遇到的挑戰(zhàn)、量化計(jì)算、節(jié)約資源和帶寬五個方面,介紹 ACU-Advanced 的核心高性能芯片 FPGA 的相關(guān)技術(shù)。
MKR Vidor 4000一款拇指型的FPGA開發(fā)板
MKR Vidor 4000作為一款拇指型的開發(fā)板,小巧精致是它固有的特性,這是優(yōu)點(diǎn),同時也是缺點(diǎn)。優(yōu)點(diǎn)在于沒有復(fù)雜的硬件,上手理解應(yīng)該會比較簡單;而缺...
關(guān)于FPGA和ASIC的區(qū)分和應(yīng)用
ASIC芯片一旦流片功能就無法改變,基本專片專用。而FPGA可配置特性就可以應(yīng)用在功能會改變的場合,例如,原型驗(yàn)證,ASIC設(shè)計(jì)過程中會使用到FPGA來...
S2C超越傳統(tǒng)FPGA原型的優(yōu)勢在哪里
23,2016 /PRNewswire/- 基于FPGA的快速原型開發(fā)解決方案的領(lǐng)先供應(yīng)商--S2C,Inc。宣布推出其PCIe VU440 Prodi...
2019-08-07 標(biāo)簽:fpgaPCB打樣華強(qiáng)PCB 5.5k 0
使用QuickPlay進(jìn)行軟件定義的FPGA計(jì)算 最新的FPGA設(shè)計(jì)方法
數(shù)據(jù)中心設(shè)備制造商長期以來一直熱衷于利用FPGA可能實(shí)現(xiàn)的大規(guī)模并行性,以在高效的功率預(yù)算內(nèi)實(shí)現(xiàn)與需求保持同步所需的處理性能和I/O帶寬。然而,傳統(tǒng)上,...
2019-08-07 標(biāo)簽:fpgaPCB打樣華強(qiáng)PCB 3.1k 0
FPGA可實(shí)現(xiàn)靈活性和ASIC級AI性能的同時擁有嗎
AI語音助手和AI圖像優(yōu)化是離我們最近的AI應(yīng)用,然而這只是AI能力比較初級的體現(xiàn),未來,AI將會以目前難以想象的方式改變我們的生活。
大家好,又到了學(xué)習(xí)時間了,學(xué)習(xí)使人快樂。今天我們來簡單的聊一聊以太網(wǎng),以太網(wǎng)在FPGA學(xué)習(xí)中屬于比較高級的內(nèi)容了,有些同學(xué)肯定會感覺以太網(wǎng)學(xué)習(xí)起來非常不...
2019-08-05 標(biāo)簽:fpga 1.4萬 0
關(guān)于國產(chǎn)FPGA發(fā)展現(xiàn)狀分析和預(yù)測
AGM方面告訴半導(dǎo)體行業(yè)觀察(ID:icbank)記者,他們的FPGA產(chǎn)品是國產(chǎn)中達(dá)到的最大容量和最高性能,且已被消費(fèi)市場驗(yàn)證并量產(chǎn),且他們是,國內(nèi)唯一...
分析FPGA機(jī)遇與挑戰(zhàn)以及應(yīng)對措施
邊緣計(jì)算+人工智能通常是國內(nèi)外初創(chuàng)企業(yè)切入市場的主要領(lǐng)域。這一方面是由于數(shù)據(jù)中心市場太過龐大,因此被巨頭牢牢把持難以進(jìn)入,另一方面也是由于在這個領(lǐng)域更容...
2019-08-30 標(biāo)簽:fpga人工智能大數(shù)據(jù) 2.8k 0
CPU片上系統(tǒng)包括:ARM處理復(fù)合體以及用于第1層處理和硬化加速器的DSP內(nèi)核,用于固定的、定義明確的功能。在此示例中,假設(shè)現(xiàn)有的4G ASIC SoC...
預(yù)防MCU或FPGA等可編程器件程序失效的電源保護(hù)電路
該電源保護(hù)電路主要目的是預(yù)防MCU或FPGA等可編程器件程序失效,導(dǎo)致外部大功率的電機(jī)等器件損毀。特別是電壓敏感型熱敏打印頭損毀。當(dāng)MCU停止工作之后,...
2020-09-15 標(biāo)簽:fpgamcu電源保護(hù)電路 2.7k 0
比如我要對一個1bit位寬的控制信號做延時后送給3個模塊,第一個模塊要延時100個時鐘,第二個模塊延時150個時鐘,第三個模塊延時200個時鐘,這時我要怎么做。
定義信號類型:原來模塊中的輸入信號,定義成reg 類型,原來模塊中的輸出信號,定義為wire類型,但這里有個問題,如果在testbench中本身有一個模...
2019-07-31 標(biāo)簽:FPGA數(shù)據(jù)編程 1.5k 0
在前不久的 Baidu Create 2019 百度 AI 開發(fā)者大會上,Apollo 發(fā)布了業(yè)內(nèi)首創(chuàng)的 AVP 專用車載計(jì)算平臺——百度 AVP 專用...
采用3個低壓差LDO的FPGA電源設(shè)計(jì)方案
很多人問我FPGA的電源怎么怎么著,當(dāng)然也有人瞎忽悠亂設(shè)計(jì),當(dāng)然我的設(shè)計(jì)也不是很完美。。。這里把我當(dāng)年第一次設(shè)計(jì)FPGA,到現(xiàn)在的電源方案,幾個演變、分...
2020-09-15 標(biāo)簽:fpga電源設(shè)計(jì)ldo 2k 0
FPGA開發(fā)中如何對整個設(shè)計(jì)添加時序約束
在輸入信號到輸出信號中,因?yàn)榻?jīng)過的傳輸路徑、寄存器、門電路等器件的時間,這個時間就是時序。開發(fā)工具不知道我們路徑上的要求,我們通過時序約束來告訴開發(fā)工具...
2019-07-31 標(biāo)簽:fpga時序設(shè)計(jì) 7.2k 0
FPGA 是一堆晶體管,你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片,但是你只需要買...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |