電子發(fā)燒友App
利用串行RapidIO實現(xiàn)FPGA協(xié)處理
為了支持“三重播放”應用，人們對高速通信和超快速計算的需求日益增大，這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn)，要求他們將各種標準、組件和聯(lián)網(wǎng)設(shè)備融合成一個整體。
同時，開發(fā)人員不但要跟上日益提高的性能需求，還得注意保持成本低廉有效利用基于串行RapidIO的FPGA作為DSP協(xié)處理器就能達到這些目的。
由于三重播放應用集合了話音、視頻和數(shù)據(jù)應用，因此必須采用新算法來設(shè)定其開發(fā)和系統(tǒng)優(yōu)化策略的參數(shù)其間，開發(fā)人員要解決以下問題：構(gòu)造可調(diào)整可擴展的架構(gòu)、支持分布式處理、采用基于標準的設(shè)計，以及針對性能和成本進行優(yōu)化。
仔細研究一下就會發(fā)現(xiàn)，為滿足應用需求而要、面對的這些挑戰(zhàn)主要涉及兩個主題：一是連接性，從本質(zhì)上說就是實現(xiàn)不同設(shè)備、板卡和系統(tǒng)之間的“快速”數(shù)據(jù)轉(zhuǎn)移；二是計算能力，指設(shè)備、板卡和系統(tǒng)中分別可用的處理資源。
運算平臺之間的連接
基于標準的設(shè)計通常比“自由發(fā)揮”的設(shè)計簡單得多，也是今天的典型設(shè)計模式并行連接標準(PCI、PCI-X、EMIF等)雖能滿足當前需求，但若考慮到可調(diào)整性和可擴展性就有所不足了隨著分組處理技術(shù)的不斷進步，連接標準的發(fā)展趨勢顯然傾向于高速串行連接從圖1中就能看出這一趨勢。
諸如PCIe和GbE/XAUI之類的高速串行標準在臺式機和網(wǎng)絡行業(yè)已有應用但無線通信設(shè)施中的數(shù)據(jù)處理系統(tǒng)對互連方面的要求又稍有不同，它要求：
1. 管腳數(shù)少；
2. 需進行底板以及芯片到芯片的連接；
3. 帶寬和速度可調(diào)；
4. 具備DMA和消息傳遞功能；
5. 支持復雜可調(diào)整的拓撲；
6. 支持多點傳送；
7. 高度可靠；
8. 支持當日時間(time of day)同步；
9. 可提供服務質(zhì)量(QoS)
圖1：向串行連接的發(fā)展趨勢
串行RapidIO (SRIO)協(xié)議標準可輕松滿足以上大部分要求，甚至超出這些要求的標準因此，串行RapidIO已成為無線通信基礎(chǔ)設(shè)備中用于數(shù)據(jù)層(data plane)互連的主流連接技術(shù)SRIO網(wǎng)絡建立在兩個“基本模塊”基礎(chǔ)之上：端點設(shè)備(Endpoint)和交換設(shè)備(Switch)端點設(shè)備負責收發(fā)數(shù)據(jù)包，交換設(shè)備負責在端口之間傳遞數(shù)據(jù)包，但不負責數(shù)據(jù)包的解釋圖2給出了SRIO網(wǎng)絡的構(gòu)建模塊。
圖2：SRIO網(wǎng)絡的構(gòu)建模塊
按規(guī)范定義，串行RapidIO有用3層架構(gòu)，如圖3所示。
圖3：SRIO架構(gòu)
其中包含：
物理層——負責描述器件級接口規(guī)范，例如分組傳輸機制、流量控制、電特性以及低級錯誤管理。
傳輸層——為在不同端點設(shè)備之間傳送分組提供路由信息交換設(shè)備以基于器件的路由方式工作于傳輸層。
邏輯層——定義總體的協(xié)議和分組格式每個分組最多包含256字節(jié)的載荷事務通過Load、Store或DMA操作來訪問大小為34/50/66比特的地址空間。
SRIO有多種優(yōu)點一個運行于3.125 Gbps的4通道SRIO鏈路能在完全保持數(shù)據(jù)完整性的前提下提供10 Gbps的流量SRIO與微處理器總線類似，它在硬件中完成存儲器和器件尋址以及分組處理這不但大大降低了用于I/O處理的開銷，減小了延遲，也增大了其相對于其他總線接口的系統(tǒng)帶寬但與大多數(shù)其他總線接口不同的是，SRIO接口的引腳數(shù)很少，而且其基于高速串行鏈路的可調(diào)整帶寬可在1.25 - 3.125 Gbps范圍內(nèi)調(diào)整圖4為SRIO規(guī)范的圖解。
圖4：SRIO規(guī)范
有了可配置的處理資源，開發(fā)人員就可以用硬件實現(xiàn)他們的應用，例如數(shù)據(jù)壓縮和加密算法甚至過去只在軟件中實現(xiàn)的整套防火墻和保密應用，如今都可以在硬件上實現(xiàn)但這樣做需要具備共享帶寬和強大處理能力的大型并行生態(tài)系統(tǒng)，也就是說，要求利用CPU、NPU、FPGA和/或ASIC進行共享式或分布式處理構(gòu)建此類系統(tǒng)時，對運算資源的一些要求包括：
1. 支持復雜拓撲的分布式處理能力；
2. 高度可靠的直接對等通信能力；
3. 多個異構(gòu)操作系統(tǒng)；
4. 通過多個異構(gòu)操作系統(tǒng)支持通信數(shù)據(jù)層；
5. 具有廣泛生態(tài)系統(tǒng)支持的模塊化和可擴展平臺
SRIO協(xié)議規(guī)范和架構(gòu)支持嵌入式和無線基礎(chǔ)設(shè)施領(lǐng)域中運算設(shè)備的不同要求有了SRIO，就可以實現(xiàn)系統(tǒng)結(jié)構(gòu)的獨立性，部署達到運營商級可靠度、具備高級流量管理功能，并具有高性能和高吞吐量的可擴展系統(tǒng)此外，廣泛的供應商生態(tài)系統(tǒng)也更方便設(shè)計師采用現(xiàn)貨元件構(gòu)造SRIO系統(tǒng)SRIO是一種基于分組的協(xié)議，它支持：
1. 采用分組操作(包括讀、寫和消息傳遞)實現(xiàn)數(shù)據(jù)搬移；
2. I/O非一致性功能和緩存一致性功能；
3. 通過支持數(shù)據(jù)流傳送和SAR功能實現(xiàn)高效的互通和協(xié)議封裝；
4. 通過支持數(shù)百萬條數(shù)據(jù)流、256種流量類別和有損操作實現(xiàn)一種流量管理架構(gòu)；
5. 支持多事務請求流(包括配置QoS)的流量控制；
6. 為減少帶寬分配、事務預定和死鎖避免等問題而支持優(yōu)先級劃分；
7. 通過系統(tǒng)發(fā)現(xiàn)、配置和學習實現(xiàn)對標準拓撲(樹型和網(wǎng)格型)和任意拓撲(菊鏈)等多種硬件拓撲方式的支持，包括支持多個主機；
8. 錯誤管理和分類(可恢復、通知和嚴重)
串行RapidIO的IP方案
為了在通過邏輯(I/O)和傳輸層IP上的目標接口和源接口收發(fā)用戶數(shù)據(jù)時支持完全兼容的最大載荷操作，Xilinx等廠商根據(jù)最新的RapidIO v1.3規(guī)范設(shè)計了其端點IP解決方案。
圖5所示是Xilinx的一套完整的SRIO端點IP方案，它包含以下組成部分：
1. LogiCORE RapidIO 邏輯 (I/O)和傳輸層IP；
2. 緩沖層參考設(shè)計；
3. LogiCORE串行RapidIO物理層IP；
4. 寄存器管理器參考設(shè)計
圖5：Xilinx的 SRIO端點IP架構(gòu)
Xilinx提供了緩沖層參考設(shè)計的源代碼，該設(shè)計可完成分組的自動排隊和優(yōu)先級重新劃分SRIO物理層IP可以實現(xiàn)鏈路訓練和初始化、發(fā)現(xiàn)和管理以及錯誤與重試恢復機制此外，在該物理層IP中還對高速收發(fā)器進行了實例化，以便支持線速為1.25Gbps、2.5Gbps和3.125Gbps 的1通道和4通道SRIO總線連接。
該方案中提供的寄存器管理器參考設(shè)計允許SRIO主設(shè)備對端點設(shè)備配置、鏈路狀態(tài)、控制和超時機制進行配置和維護另外，該寄存器管理器還提供了可讓用戶設(shè)計探測端點設(shè)備狀態(tài)的端口。
LogiCORE則提供了完整的端點IP該IP已通過業(yè)界領(lǐng)先SRIO器件廠商的測試用戶可通過Xilinx CoreGen GUI工具獲得LogiCORECoreGen工具可以幫助用戶配置波特率和端點LogiCORE支持流量控制、重傳抑制、門鈴和消息傳遞等擴展特性因此，用戶可以創(chuàng)建一套專門針對應用需求優(yōu)化了的靈活、可調(diào)整和定制化的SRIO端點IP。
利用Xilinx和其他廠商提供的大多數(shù)高性能FPGA中的各種資源，系統(tǒng)設(shè)計師就能輕松創(chuàng)建并部署其智能方案，以增強產(chǎn)品在上市時間、可調(diào)整性、可擴展性、適應未來發(fā)展等各方面的優(yōu)勢下面給出了一些采用SRIO和DSP技術(shù)的系統(tǒng)設(shè)計實例。
SRIO系統(tǒng)應用實例
1.嵌入式系統(tǒng)：像x86這樣的CPU結(jié)構(gòu)是針對那些無需進行大量乘法運算的一般應用優(yōu)化過的相比而言，DSP結(jié)構(gòu)則是針對包括濾波、FFT、矢量乘法和查找以及圖像或視頻分析等信號處理操作優(yōu)化過的。
因此，同時采用CPU和DSP的嵌入式系統(tǒng)可以輕松利用通用處理器和信號處理器兩種結(jié)構(gòu)的優(yōu)勢圖6給出了一個此類系統(tǒng)的例子，其中同時包含F(xiàn)PGA、CPU和DSP架構(gòu)。
圖6：基于CPU的高性能DSP子系統(tǒng)
在高端DSP中，串行RapidIO已成為主流數(shù)據(jù)互連方式x86 CPU中主要的數(shù)據(jù)互連則采用PCI Express實現(xiàn)如圖6所示，對FPGA進行一些簡單的配置，就能用它調(diào)整DSP應用的規(guī)模，和/或橋接幾種完全不同的互連標準(如PCI Express 和串行RapidIO)。
在該系統(tǒng)中，管理PCI Express系統(tǒng)的是Root Complex芯片組，SRIO系統(tǒng)則受一塊DSP管理PCIe的32/64位地址空間(基地址)可自動映射至34/66位SRIO地址空間(基地址)PCIe應用程序通過內(nèi)存或I/O讀寫與Root Complex芯片組通信這些事務均可通過流寫入、原語和確認讀/寫事務(SWRITEs ATOMIC NREADs NWRITE/NWRITE_Rs)等I/O操作輕松映射至SRIO空間。
在Xilinx的FPGA中設(shè)計此類橋接功能非常簡單，因為PCI Express的后端接口和串行RapidIO端點的功能模塊是類似的分組隊列模塊隨后就可以實現(xiàn)從PCIe到SRIO或從SRIO向PCIe的轉(zhuǎn)換，從而在這兩個協(xié)議域之間建立數(shù)據(jù)流。
2.DSP處理應用：在那些DSP處理是主要架構(gòu)要求的應用中，系統(tǒng)結(jié)構(gòu)可按圖7所示方式設(shè)計。
圖7：需要強大DSP處理能力的器件
Xilinx Virtex-5 FPGA在該系統(tǒng)中就可用作其他DSP器件的協(xié)處理器如果用SRIO進行數(shù)據(jù)互連，這整套DSP系統(tǒng)方案還可輕松實現(xiàn)調(diào)整這樣的方案具備可擴展性，適應未來的發(fā)展，而且還能以多種外形尺寸實現(xiàn)。
當需要強大DSP功能的應用還需要進行快速大量的復雜運算或數(shù)據(jù)處理時，可以將這些處理任務卸載至x86 CPU中去運行Xilinx Virtex-5 FPGA允許對PCIe子系統(tǒng)和SRIO結(jié)構(gòu)進行橋接，從而實現(xiàn)高效的功能卸載。
3. 基帶處理系統(tǒng)
隨著3G網(wǎng)絡快速成熟，OEM廠商將會采用新的外形尺寸的器件和設(shè)備來減少容量和覆蓋方面的問題，使用SRIO并基于FPGA的DSP架構(gòu)正是應對此類挑戰(zhàn)的絕佳方案傳統(tǒng)DSP系統(tǒng)也可重新調(diào)整為這種快速低功耗的基于FPGA的結(jié)構(gòu)，以便充分利用FPGA的可調(diào)整性優(yōu)勢。
在此類系統(tǒng)中，如圖8所示，F(xiàn)PGA可以在滿足天線業(yè)務線速處理要求的同時通過SRIO為其他系統(tǒng)資源提供連接而由于串行RapidIO協(xié)議提供的速度和帶寬均很高，所以那些內(nèi)部固有低速并行連接的現(xiàn)存?zhèn)鹘y(tǒng)DSP應用要移植到這類系統(tǒng)中也很簡單。
圖8：基帶處理
本文小結(jié)
串行RapidIO正在越來越多的新應用中嶄露頭角，特別是在采用DSP的有線和無線應用中在Xilinx器件中實現(xiàn)串行RapidIO主要有以下優(yōu)勢：
1. Xilinx提供了完整的SRIO端點方案；
2. 可利用同樣的軟、硬件結(jié)構(gòu)，通過靈活的調(diào)整，實現(xiàn)不同類型的產(chǎn)品；
3. 由于Xilinx器件采用了新型GTP收發(fā)機和65nm 技術(shù)，因此功耗很低；
4. 通過CoreGen GUI 可實現(xiàn)方便的可配置性和靈活性；
5. 由于業(yè)界領(lǐng)先的廠商都有器件支持SRIO連接，因而硬件互通性有保證；
6. 可通過使用PCIe和TEMAC等集成IO模塊實現(xiàn)系統(tǒng)集成，從而降低系統(tǒng)整體成本。
Xilinx Virtex-5 FPGA在該系統(tǒng)中就可用作其他DSP器件的協(xié)處理器如果用SRIO進行數(shù)據(jù)互連，這整套DSP系統(tǒng)方案還可輕松實現(xiàn)調(diào)整這樣的方案具備可擴展性，適應未來的發(fā)展，而且還能以多種外形尺寸實現(xiàn)。
當需要強大DSP功能的應用還需要進行快速大量的復雜運算或數(shù)據(jù)處理時，可以將這些處理任務卸載至x86 CPU中去運行Xilinx Virtex-5 FPGA允許對PCIe子系統(tǒng)和SRIO結(jié)構(gòu)進行橋接，從而實現(xiàn)高效的功能卸載。
3. 基帶處理系統(tǒng)
隨著3G網(wǎng)絡快速成熟，OEM廠商將會采用新的外形尺寸的器件和設(shè)備來減少容量和覆蓋方面的問題，使用SRIO并基于FPGA的DSP架構(gòu)正是應對此類挑戰(zhàn)的絕佳方案傳統(tǒng)DSP系統(tǒng)也可重新調(diào)整為這種快速低功耗的基于FPGA的結(jié)構(gòu)，以便充分利用FPGA的可調(diào)整性優(yōu)勢。
在此類系統(tǒng)中，如圖8所示，F(xiàn)PGA可以在滿足天線業(yè)務線速處理要求的同時通過SRIO為其他系統(tǒng)資源提供連接而由于串行RapidIO協(xié)議提供的速度和帶寬均很高，所以那些內(nèi)部固有低速并行連接的現(xiàn)存?zhèn)鹘y(tǒng)DSP應用要移植到這類系統(tǒng)中也很簡單。
圖8：基帶處理
本文小結(jié)
串行RapidIO正在越來越多的新應用中嶄露頭角，特別是在采用DSP的有線和無線應用中在Xilinx器件中實現(xiàn)串行RapidIO主要有以下優(yōu)勢：
1. Xilinx提供了完整的SRIO端點方案；
2. 可利用同樣的軟、硬件結(jié)構(gòu)，通過靈活的調(diào)整，實現(xiàn)不同類型的產(chǎn)品；
3. 由于Xilinx器件采用了新型GTP收發(fā)機和65nm 技術(shù)，因此功耗很低；
4. 通過CoreGen GUI 可實現(xiàn)方便的可配置性和靈活性；
5. 由于業(yè)界領(lǐng)先的廠商都有器件支持SRIO連接，因而硬件互通性有保證；
6. 可通過使用PCIe和TEMAC等集成IO模塊實現(xiàn)系統(tǒng)集成，從而降低系統(tǒng)整體成本。
工商網(wǎng)監(jiān)
評論