碳化硅(SiC)作為第三代半導體材料, 具有高擊穿場強、高飽和電子漂移速率、高熱導率、強化學穩(wěn)定性等優(yōu)良特性，在電動汽車、軌道交通、高壓輸變電、光伏、5G 通訊等領(lǐng)域具有重大應用價值。在新能源產(chǎn)業(yè)強勁需求下，全球 SiC 產(chǎn)業(yè)步入高速成長期，推升了對 SiC 襯底產(chǎn)能的需求。目前商用 SiC 襯底尺寸仍以 6 英寸為主，擴大 SiC 襯底尺寸是增加產(chǎn)能供給、降低成本的重要途徑之一。

近年來 SiC 襯底廠商加速推進 8 英寸襯底的研發(fā)和量產(chǎn)進度，以搶占 8 英寸先機。行業(yè)龍頭美國Wolfspeed 最早在 2015 年展示了 8 英寸 SiC 樣品，2022 年 4 月，Wolfspeed 啟動了全球首家 8 英寸 SiC晶圓廠。雖然起步時間相對于國外較晚，國內(nèi) 8 英寸 SiC 襯底研究近年來取得了顯著進展，2022 年多家單位公布 8 英寸導電型 4H-SiC 產(chǎn)品開發(fā)成功，包括山東大學、廣州南砂晶圓、中科院物理研究所、山東天岳先進、山西爍科晶體、北京天科合達等單位。

8 英寸與 6 英寸 SiC 晶圓的制造工藝有很大差別，當尺寸擴展到 8 英寸之后，熱應力增大，缺陷控制更加困難，尤其是位錯缺陷的控制與 6 英寸相比還有一定差距。

目前商用 6 英寸導電型 4H-SiC襯底的 TSD 密度控制在 200 cm-2 以下，優(yōu)值小于 50cm-2，BPD 密度在 800 cm-2 以下，優(yōu)值小于 500 cm-2。8 英寸 SiC 襯底要實現(xiàn)量產(chǎn)，提升市場份額，需要進一步降低位錯缺陷密度，達到 6 英寸 SiC 襯底的位錯缺陷水平，尤其是對器件性能影響較大的TSD 和 BPD。

近期，山東大學與南砂晶圓半導體技術(shù)有限公司在8英寸SiC襯底位錯缺陷控制方面取得了重大突破，使用物理氣相傳輸法實現(xiàn)了近“零螺位錯（TSD）”密度和低基平面位錯（BPD）密度的8英寸導電型4H-SiC單晶襯底制備，其中螺位錯密度為0.55 cm-2，基平面位錯密度為202 cm-2。

并以“低位錯密度 8 英寸導電型碳化硅單晶襯底制備（Fabrication of 8-inch N-type 4H-SiC Single Crystal Substrate with Low Dislocation Density）”為題在《無機材料學報》發(fā)表（DOI: 10.15541/jim20230325）。
?

8英寸導電型4H-SiC單晶襯底的螺位錯和基平面位錯密度及其分布

為制備的 8 英寸導電型 4H-SiC 單晶襯底，使用熔融 KOH 對襯底進行選擇性蝕刻，統(tǒng)計 BPD 和TSD 對應的特征腐蝕坑數(shù)量，計算 BPD 和 TSD 密度。為襯底的 BPD 密度分布圖，平均 BPD密度為 202 cm-2。上圖給出了 TSD 密度分布圖，平均 TSD 密度<1 cm-2。為不同尺寸 TSD 腐蝕坑對應的數(shù)量，其中 TSD 數(shù)量總計 42 個，測試點數(shù) 1564 個，每個點對應面積 0.0489 cm2，因此TSD 密度=42/(1564×0.0489cm2)=0.55 cm-2。

研究團隊實現(xiàn)了近“零 TSD”和低 BPD 密度的 8 英寸導電型 4H-SiC 單晶襯底制備，8 英寸 SiC 單晶襯底位錯缺陷的有效控制，有助于加快國產(chǎn) 8 英寸導電型4H-SiC 襯底的產(chǎn)業(yè)化進程，提升市場競爭力。

作者：(熊希希，楊祥龍，陳秀芳，李曉蒙 ，謝雪健 ，胡國杰 ，彭燕 ，胡小波 ，徐現(xiàn)剛 )山東大學 晶體材料國家重點實驗室，新一代半導體材料研究院；（于國建，王垚浩 ）廣州南砂晶圓半導體技術(shù)有限公司

審核編輯：劉清