本文專訪Averatek公司的Tara Dunn。Tara Dunn回答了如何界定超HDI（Ultra HDI，簡稱UHDI）技術(shù)的具體問題，簡述了Averatek專有的半加成法工藝以及UHDI與其他技術(shù)的主要區(qū)別。還討論了設(shè)計師是否真的需要學(xué)習(xí)UHDI技術(shù)及制造商對此項技術(shù)的看法。如果讀者對UHDI技術(shù)能力也有一些疑問，想了解這項技術(shù)對設(shè)計意味著什么，希望本次采訪能夠給出你想要的答案。

問：如何界定UHDI？以密耳或微米為單位的線寬限值是多少？

答：這是一個非常好的問題。從目前來看，線寬限值對不同的公司有著不同的意義，主要還是取決于其目前的HDI能力。IPC已組建了UHDI工作組，他們給出的定義中，設(shè)計一定要符合以下參數(shù)中的至少一項：線寬小于50μm，線距小于50μm，介質(zhì)厚度小于50μm，微通孔直徑小于75μm，才可被認為是UHDI技術(shù)。

問：Averatek研發(fā)出了A-SAP半加成法工藝，能夠生產(chǎn)UHDI。你能否明確mSAP和A-SAP之間的區(qū)別？這個差別對設(shè)計師和工程師而言意味著什么？

答：SAP的全稱是半加成法工藝（semi-additive process），是一種在超薄的銅上可生產(chǎn)出走線圖形的工藝。mSAP和A-SAP工藝相比，常見的區(qū)別之一在于初始銅厚度。

一般來講，初始銅厚度大于等于1.5μm，就屬于mSAP（改良半加成法工藝）。mSAP使用的銅比其他SAP工藝略厚一點，因為它需要更多的蝕刻，對線寬、線距和走線側(cè)壁都會產(chǎn)生影響。在進行極大批量生產(chǎn)高度專用化的工廠，mSAP工藝通?？缮a(chǎn)30μm的特征。這項技術(shù)普遍應(yīng)用于智能手機。

Averatek的A-SAP工藝可應(yīng)用于更薄的化學(xué)鍍銅層，一般情況下化學(xué)鍍銅層為0.2μm，制造商可以在如此薄的銅層上生產(chǎn)出更精細的特征。如果制造商配備了先進的成像設(shè)備，就能用這項技術(shù)實現(xiàn)1μm的線寬和線距。通常，PCB制造商目前使用的設(shè)備能成像12.5μm的走線。這項技術(shù)還有助于改善信號完整性。因為基底銅足夠薄，所以對走線側(cè)壁的影響也降到最低，大幅提高了對線寬的控制能力，進而提高了阻抗控制容差。

mSAP和A-SAP的另一個區(qū)別在于走線高度與寬度之比。mSAP工藝可使其達1:1，而A-SAP工藝會大于等于2:1。例如25μm寬的走線，高度可能為40μm。因其可改善信號完整性，吸引了業(yè)界的廣泛關(guān)注。

問：設(shè)計UHDI與設(shè)計普通PCB或HDI有什么不同之處？

答：我有時候擔(dān)心設(shè)計師認為自己必須學(xué)習(xí)全新的設(shè)計方法才能完成UHDI設(shè)計。我認為，UHDI設(shè)計與設(shè)計師第一次學(xué)習(xí)用撓性材料沒有什么太大差別。大多數(shù)環(huán)節(jié)都與剛性材料設(shè)計相同，只要了解不同的具體分項以及原因，那么采用新技術(shù)就變得容易多了。

也就是說，這項技術(shù)確實給了行業(yè)一次重新構(gòu)想PCB設(shè)計方法的機會。人們一直以來面臨的限制因素就是無法將線寬和線距減少到75μm以下，以此為緊密的BGA等器件留出足夠的布線空間。長期以來，必須采用盲孔、埋孔、堆疊微通孔和交錯排布微通孔來實現(xiàn)目標，于是，層壓循環(huán)次數(shù)也會相應(yīng)變多。SAP工藝及更精細的走線，節(jié)省出了更多寶貴的板面積，使設(shè)計變得更加簡潔，還可重置技術(shù)學(xué)習(xí)曲線。

采用UHDI技術(shù)進行設(shè)計的方法有很多，取決于設(shè)計師的特殊偏好。有些設(shè)計師偏向于整體微型化，不論是PCB尺寸還是厚度。而有些設(shè)計師則更注重通孔可靠性，更注重減少層壓次數(shù)，甚至?xí)奚迕娣e來加大孔尺寸，將HDI結(jié)構(gòu)調(diào)整為貫穿通孔結(jié)構(gòu)。

再來看剛才所說的撓性電路，順便說一下，可以通過包括撓性材料在內(nèi)的多種材料完成SAP工藝，而且并不是PCB設(shè)計中的所有層都需要采用SAP工藝構(gòu)建。各層可以使用不同的工藝，可采用減成法工藝構(gòu)建電源層及接地層或含有75μm以上特征的層。

問：UHDI有哪些優(yōu)點？

答：主要的優(yōu)點有4項。

與目前使用的減成法蝕刻工藝相比，UHDI能大幅減小產(chǎn)品的尺寸和質(zhì)量，生產(chǎn)出的PCB可以更小、更薄。

提高可靠性：層數(shù)減少、層壓次數(shù)減少以及對微通孔的依賴度降低等因素，都可提高產(chǎn)品的可靠性。

改善信號完整性：正如上文所說，走線高度與寬度之比增加，給PCB設(shè)計師提供了更大的發(fā)揮空間，而對特征尺寸的嚴格控制也可以改善對阻抗的控制。

降低成本：這一點可能聽起來比較反直覺，很難在對比成本時做到絕對公平。采用UHDI技術(shù)，層數(shù)和層壓次數(shù)都會減少，PCB整體尺寸也會減小，所有這些因素都可以簡化設(shè)計、提高良率，降低成本。

生物兼容性：A-SAP工藝可完全去除銅箔，可在介質(zhì)上添加一層薄化學(xué)鍍銅層。這項工藝不僅限于可生成銅層，還可生成金和鉑導(dǎo)電層。這項技術(shù)使用聚酰亞胺或LCP，為醫(yī)療應(yīng)用提供了生物兼容解決方案。

問：目前，設(shè)計和制造UHDI的設(shè)計師和制造商面臨哪些難題？

答：我認為最大的難題是設(shè)計師和制造商都要經(jīng)歷的學(xué)習(xí)歷程。制造商需要學(xué)習(xí)使用新工藝，雖然這種構(gòu)建走線的工藝并不難，但確實還需要與其他的工藝融合。例如，如何實現(xiàn)焊盤內(nèi)通孔的新電鍍工藝？孔中電鍍的銅層厚度是多少？客戶的設(shè)計不同，使用的方法也有所不同。制造商很清楚要用不同的方法去滿足客戶的需求， UHDI技術(shù)也不例外，需要通過思考和經(jīng)驗積累來不斷完善。

我們剛才也提到了，從設(shè)計的角度來看還是存在很多問題。如何才能控制好這些精細走線的阻抗？順便說一句，業(yè)界已有專門有助于了解這個問題的白皮書。何種材料可以與這一工藝兼容？哪些應(yīng)用適合使用減成法蝕刻工藝，哪些應(yīng)用適合使用SAP工藝？是否有可靠性數(shù)據(jù)？這只是一些常見的初始問題。

問：有沒有介紹UHDI設(shè)計方法的資源？比如書籍、網(wǎng)站和專業(yè)指導(dǎo)老師等？估計很多公司都是帶著疑惑找到Averatek尋求幫助。

答：有的，我們確實解答了很多問題，這也是我在Averatek的工作中最喜歡的職責(zé)之一。同時，我們還會與一些真正想深入了解如何實現(xiàn)這些精細特征的PCB設(shè)計師展開合作。這些設(shè)計師也將要開辦培訓(xùn)項目，發(fā)表論文，在研討會上做專題講座，幫助有需要的人加快學(xué)習(xí)歷程。

Averatek官網(wǎng)的信息中心是很適合了解入門基礎(chǔ)的地方，公司上傳了很多相關(guān)的白皮書和文章。很多以PCB為主的貿(mào)易展會也在舉辦SAP專題活動。還有一些相關(guān)的網(wǎng)絡(luò)研討會，主辦方既有制造商，也有像Orbotech這樣的設(shè)備供應(yīng)商。

問：對于那些想要轉(zhuǎn)而采用UHDI技術(shù)的設(shè)計師，你有什么建議？

答：我的建議始終都是：一定要與制造商保持密切合作。這條建議適用于剛開始采用HDI技術(shù)進行設(shè)計的新人，剛開始用撓性材料或剛撓結(jié)合材料進行設(shè)計的新人，同樣適用于剛開始采用UHDI技術(shù)進行設(shè)計的新人。

了解制造商的生產(chǎn)能力，讓他們協(xié)助指導(dǎo)完成整個設(shè)計。他們有豐富的生產(chǎn)經(jīng)驗，并且也樂于幫助PCB設(shè)計師設(shè)計出符合可制造性的部件。